「virtual memory」を含む例文一覧(598)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 12
  • Therefore, when performing data access to dispersed addresses at random, the external bus access request is directly issued to the external memory interface 3, and when performing a block transfer of data or a page swap requested by a virtual storage management mechanism, an efficient access to the external memory 50 is possible by issuing the DMA transfer request to the DMA 4.
    従って、離散したアドレスにランダムにデータアクセスを行う場合などは直接外部メモリインタフェース３に外部バスアクセス要求を発行し、データのブロック転送や仮想記憶管理機構が要求するページスワップなどを行う場合にはＤＭＡＣ４にＤＭＡ転送要求を発行することで、外部メモリ５０への効率的なアクセスが可能となる。 - 特許庁
  • A method for splitting a data storage medium of electronic equipment having the data storage medium is defined and a memory space of the data storage medium is set so that each of a plurality of users has the plurality of virtual split areas for storing files of unique data.
    データ記憶媒体を有する電子装置のデータ記憶媒体を分割する方法とし、データ記憶媒体のメモリスペースを、複数のユーザーそれぞれが独自データのファイルを貯蔵するための複数の仮想分割エリアを有するように設定する。 - 特許庁
  • In one example, these accesses are reduced or eliminated by previously storing an entry used for translating a virtual address used in the GPU into a physical address used in a system memory in a graphics TLB.
    一つの実施形態では、これらのアクセスは、ＧＰＵによって使用される仮想アドレスをシステムメモリによって使用される物理アドレスに変換するのに使用されるエントリーをグラフィックスＴＬＢに予め格納することにより、減少又は排除される。 - 特許庁
  • The inter-station information controller 11 is provided with an inter-station control information memory 12, stores the inter-station control information such as the accounting information, and when it exceeds a fixed amount, connects the virtual private line of the ISDN public network 3 and sends it out to the other station.
    この局間情報制御装置１１は、局間制御情報メモリ１２を含み、課金情報等の局間制御情報を蓄積し、一定量を超すとＩＳＤＮ公衆網３の仮想専用線を接続して他局へ送出する。 - 特許庁
  • In a page table in which a physical page and a virtual page are made to correspond to each other, a page in which a transfer flag is set is transferred to an RAM, and executed at high speed, and a page in which any transfer flag is not set is executed from an ROM, so that the memory can be saved.
    物理ページと仮想ページとを対応づけるページテーブルにおいて、転送フラグを設定したページをＲＡＭへ転送して高速実行し、転送フラグを設定していないページをＲＯＭから実行することで省メモリを図る。 - 特許庁
  • To simulate an actual program without incorporating an instruction group dedicated to a simulation of RAM reading and writing, by using virtual- memory-mapped I/O for simulation of RAM when the actual program to be debugged is simulated.
    デバッグ対象の実機プログラムをシミュレーション実行する際に、ＲＡＭをシミュレーションする仮想メモリマップドＩ／Ｏを用いることにより、ＲＡＭの読み書きを行うシミュレーション専用の命令群を組み込まずに実機プログラムをシミュレーションすることを可能とする。 - 特許庁
  • To perform category communication with satisfactory reception characteristics, without increasing the memory area of a virtual IR buffer used for restoration processing of reception data, regarding a transmission method and a receiving apparatus in a high-speed downlink packet access (HSDPA) system.
    高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）方式における伝送方法及び受信装置に関し、受信データの復元処理に使用されるＶｉｒｔｕａｌ ＩＲバッファのメモリ領域を増やすことなく、受信特性の良いカテゴリの通信を行う。 - 特許庁
  • In a memory management method, program code information or data loaded in virtual memory are encrypted to form data inaccessible to a CPU, and upon a code fetch or data access to an encrypted area, an access to a management unit of a memory manager 0100 including the area is allowed to decrypt it by interrupt.
    本発明はかかる実情に鑑みて、仮想メモリ上に展開されているプログラムのコード情報あるいはデータをＣＰＵにとって暗号化されてかつアクセス不可能なデータとしておいて、暗号化された領域をコードフェッチあるいはデータアクセスした場合に割込処理により前記領域を含むメモリ管理装置の管理単位に対するアクセス不可能状態をアクセス可能状態に変更して復号化するメモリ管理方法を提案するものである。 - 特許庁
  • This production system is provided with: hardware 1 including a processor and a memory; an OS 2; production system virtual base software 4 operating on the OS 2 or the middleware 3 for virtualizing the API(Application Program Interface) of the OS 2; and a production system application program 5 using the virtualized API.
    処理装置及びメモリを含むハードウェア１と、ＯＳ２と、ＯＳ２上あるいはミドルウェア３上で動作し、ＯＳのＡＰＩを仮想化する生産システム仮想基盤ソフトウェア４と、前記仮想化ＡＰＩを利用する生産システムアプリケーションプログラム５を有する。 - 特許庁
  • Before the preliminary cell C3 is integrated into the on-line system 000, service processor firmware B1 copies the range register group initial value setting with respect to the virtual chip set A3 to the predetermined area of a memory 32 on the preliminary cell C3 as a register group initial value with respect to the chip set 33.
    サービス・プロセッサ・ファームウェアＢ１は、予備セルＣ３をオンライン・システム０００へ組み込む前に、仮想チップセットＡ３に対するレンジ・レジスタ群初期値をチップセット３３に対するレンジ・レジスタ群初期値として予備セルＣ３上のメモリ３２の所定領域へコピーする。 - 特許庁
  • Based on two sets of positions of viewpoints and positions of projection surfaces stored in a memory part 201, a production part 202 repeatedly produces two game images by projecting pictures in a virtual space as seen from the respective viewpoints on the corresponding projection surfaces.
    生成部２０２は、記憶部２０１に記憶される、２組の、視点の位置および投影面の位置ならびに向きに基づいて、当該視点のそれぞれからみた仮想空間内の様子を、対応する投影面に投影して、２つのゲーム画像を生成することを繰り返す。 - 特許庁
  • A filter circuit 13 converts the musical tone signal outputted from the musical tone signal generating circuit 12 on the basis of a filter coefficient supplied from the FIR coefficient memory 14 and localizes a virtual loudspeaker on the basis of the musical tone signal to a position corresponding to the filter coefficient.
    フィルタ回路１３は、ＦＩＲ係数メモリ１４から供給されるフィルタ係数に基づき楽音信号生成回路１２から出力される楽音信号を変換して、該楽音信号に基づく仮想スピーカをフィルタ係数に対応する位置に定位させる。 - 特許庁
  • In a virtual area Y, if there is an instruction to write data Ya, Yb, Yc and Yd each of 8-bits (a total of 32 bits), the corresponding data are simultaneously written in the lowest 8-bits of the respective words shown by in-bank addresses in the respective memory banks.
    仮想領域Ｙにおいて各８ビットのデータＹａ、Ｙｂ、ＹｃおよびＹｄ（計３２ビット）の書込みが指示された場合、各メモリバンクにおいて、バンク内アドレスにより示されるワードの下位８ビットに、それぞれ対応するデータの書込みが同時に行われる。 - 特許庁
  • A digital virtual test system including a semiconductor simulation model and an LSI tester simulation model includes a determination means for comparing and determining whether an address signal for accessing a memory function model in the semiconductor simulation model accesses a predetermined address in an address range of the memory function model or not to detect a defect of a test pattern using the LSI tester or the LSI tester simulation model.
    半導体シミュレーションモデルとＬＳＩテスタシミュレーションモデルを含むデジタルヴァーチャルテストシステムにおいて、半導体シミュレーションモデルのメモリ機能モデルをアクセスするアドレス信号が、メモリ機能モデルのアドレス範囲のうち所定のアドレスをアクセスしたかどうかを比較判定する判定手段を設けてＬＳＩテスタまたはＬＳＩテスタシミュレーションモデルを使用したテストパターンの不備を検出する。 - 特許庁
  • In this case, the first blade and client are frozen, and then a pointer to the currently addressed location in a client's virtual storage and an exact memory map in the first blade server that is associated with the client computer are sent to the second blade server along with a client's IP address.
    その際に、第１のブレードおよびクライアントをフリーズさせ、次いで、クライアントの仮想ストレージにおける現在アドレスされている位置に対するポインタおよびクライアント・コンピュータに関連付けた第１のブレード・サーバにおける正確なメモリ・マップを、クライアントのＩＰアドレスと共に、第２のブレード・サーバに送信する。 - 特許庁
  • When detecting an inactive instance among instances generated by a virtual device 1, an active instance management device 3 writes the snap shot of the instance in a semi-suspend instance storage device 5 configured of a memory device, and releases a resource used by the instance.
    アクティブインスタンス管理装置３が仮想化装置１に生成されているインスタンスのうち非活性のものを検出した場合、当該インスタンスのスナップショットを、メモリ装置で構成されるセミサスペンドインスタンス保存装置５に書き込み、当該インスタンスが利用していたリソースを解放する。 - 特許庁
  • A logical table comprises a hierarchical structure consisting of a high-order hierarchy logical table 131 arranged on a memory 122 and low-order hierarchy logical tables 141-143 arranged on disks 123-125, and stores the location of each part of a physical area corresponding to each part of the virtual volume.
    論理テーブルは、メモリ１２２上に配置される上位層論理テーブル１３１とディスク１２３〜１２５上に配置される下位層論理テーブル１４１〜１４３とからなる階層構造をとり、仮想ボリュームの各部分に対応する物理領域の各部分がどこにあるかを記憶する。 - 特許庁
  • To provide an apparatus and a method that enable a central processing unit (CPU) to extend the protection schemes afforded to virtual memory beyond that which an existing translation lookaside buffer within the CPU is capable of providing while at the same time preserving compatibility with legacy operating system software.
    中央処理装置（ＣＰＵ）内の既存のアドレス変換バッファーが同時にレガシーオペレーティングシステムソフトウェアとのコンパチビリティを保存しながら提供することができるものを越えて、ＣＰＵが仮想メモリに与えられる保護方式を拡張できるようにする装置および方法が提供される。 - 特許庁
  • Even when a storage device is not provided with a function to execute the mutual authentication process, execution of the mutual authentication process for a virtual memory device formed within the data processor is defined as the execution condition of the data reproducing process from the storage device or of the data recording process for the storage device.
    記憶装置が相互認証処理の実行機能を持たない場合においてもデータ処理装置に構成した仮想メモリデバイスとの相互認証処理の成立を記憶装置からのデータ再生処理または記憶装置に対するデータ記録処理の実行条件とする。 - 特許庁
  • Also, each of sub-bit line is arranged in parallel to a signal line connected to six bank selection lines BSni and a main bit line, and a memory cell transistor can be selected by combining levels of two virtual GND lines VGi, VGi+1 arranged at a left side and a right side of this main bit line DGi.
    また、副ビット線のそれぞれを６本のバンク選択線ＢＳniに入力される信号および主ビット線に対して平行に配置され、この主ビット線ＤＧi の左右に配置された２本の仮想ＧＮＤ線ＶＧi 、ＶＧi+1 のレベルの組み合わせにより、メモリセルトランジスタを選択可能としている。 - 特許庁
  • A UMA constitution is adopted by using an SDRAM 12 as a display memory (a VRAM 13) and a CPU 11 directly writes display data into the VRAM 13 and the display data of the VRAM 13 are DMA transferred to a virtual VRAM 15 in a display controller 14 to display the data on a screen.
    ＳＤＲＡＭ１２を表示メモリ（ＶＲＡＭ１３）として用いたＵＭＡの構成を採ってＣＰＵ１１がＶＲＡＭ１３に表示データを直接書き込むと共に、ＶＲＡＭ１３の表示データを表示制御装置１４内の仮想ＶＲＡＭ１５にＤＭＡ転送して画面上に表示する。 - 特許庁
  • The network device which transmits the transmission data by a redundant hierarchical digital synchronization network by using a virtual concatenation system includes a means for monitoring the differential delay between paths of the transmission data which is divided by the virtual concatenation system, and a means for operating a protection switch in the direction of decreasing the differential delay of the path when the differential delay exceeds the allowable differential delay of the differential delay absorption memory.
    伝送データを、冗長化した階層デジタル同期網によりバーチャルコンカチネーション方式を用いて伝送するネットワーク装置であって、バーチャルコンカチネーション方式により分割された前記伝送データのパス間の遅延差を監視する手段と、前記遅延差が遅延差吸収メモリに許容される遅延差を超える値になった場合に、該当するパスにつき前記遅延差が減少する方向にプロテクションスイッチを動作させる手段とを備える。 - 特許庁
  • To control the position of a head so as to scan a virtual circular track that almost coincides with a track without providing a dedicated memory for storing information for correcting disk eccentricity in a disk drive and without lowering data surface density extremely, in a head position controlling method and the disk drive.
    ヘッド位置制御方法及びディスク装置に関し、ディスク装置内にディスクの偏心を補正するための情報を格納するための専用のメモリを設けることなく、且つ、データの面密度を極端に落とすことなく、トラックと略一致する仮想円軌跡を走査するようにヘッドの位置を制御することを目的とする。 - 特許庁
  • A record reproducing apparatus has a CPU, a memory, a storage I/F 102, an external I/F, a command analyzer 201, a power supply managing unit 202, a virtual command response unit 203, a device port (DP) controller 204, a buffer controller 205 and two or more recording/reproducing devices.
    ＣＰＵ、メモリ、ストレージＩ／Ｆ１０２、外部Ｉ／Ｆ、コンテンツ解析部２０１、電源管理部２０２、仮想コマンド応答部２０３、デバイスポート（ＤＰ）制御部２０４、バッファ制御部２０５、２つ以上の記録再生デバイスを有し、コンテンツ解析部２０１の結果によって、低速なデバイスのデータを高速なデイバスにコピーし低速なデバイスを間欠駆動する。 - 特許庁
  • Otherwise, each resource has a configuration-level global variable resource internal memory, one configuration-level global variable virtual space common to all resources is placed in each resource, and exchange of configuration-level global variable is performed by simultaneous broadcast communication between the resources.
    各リソースはコンフィグレーションレベル・グローバル変数用リソース内メモリをもち、各リソースの中に全リソース共通の１つのコンフィグレーションレベル・グローバル変数用仮想空間を置き、各リソースは仮想空間とリソース内メモリとの間で、リソース間一斉同報通信によってコンフィグレーションレベル・グローバル変数を交換することも含む。 - 特許庁
  • This portable telephone set 101 is provided with: a memory for storing a native code 131, a first code 119, and a second code 121 for each subroutine of a script or a Java program 107; a virtual machine 153; a processor 113; and a pre-compile circuit 173 for generating a second code 121 from the first code 119.
    本発明の携帯電話機１０１は、スクリプト或いはJavaプログラム１０７のサブルーチンごとに、ネイティブコード１３１、第１コード１１９、及び第２コード１２１を記憶するメモリと仮想マシン１５３と、プロセッサ１１３と、第１コード１１９から第２コード１２１を生成するプリコンパイル回路１７３とを備える。 - 特許庁
  • A surface shape processor 18 grows and changes a surface shape of a material one after another in the three-dimensional virtual space in accordance with production process conditions, computes a level value representing a distance from a surface of the material for each lattice point, stores the level value in the memory area of the corresponding lattice point, and expresses the surface shape.
    表面形状処理部１８は三次元仮想空間で素材の表面形状を製造プロセス条件に従って逐次的に成長変化させ、各格子点毎に素材の表面からの距離を表すレベル値を算出し、レベル値を対応する格子点の記憶領域に格納して表面形状を表現する。 - 特許庁
  • The flash memory control part 11 accesses a deletion area pointer storage area 13b, and sets an area in which data to be deleted by the data deletion request is stored, that is, an area of 32 pages from the O page to the 31 page of the physical block associated by the physical block address 3 as a virtual deleted area.
    フラッシュメモリ制御部１１は、消去領域ポインタ記憶領域１３ｂにアクセスして、データ消去要求による消去対象のデータが記憶される領域、つまり、物理ブロックアドレス“３”が対応付けられた物理ブロックの０ページ目から３１ページ目までの３２ページ分の領域を仮想消去領域として設定する。 - 特許庁
  • A downstream port 22 of a bridge 20 which connects a processor unit and the peripheral device, which is a virtual channel provided in a part to the peripheral device, receives access from the peripheral device through any of a plurality of downstream channels for which the peripheral device accesses the memory of the processor unit using any of them.
    プロセッサユニットと周辺デバイスを接続するブリッジ２０の下流ポート２２は、周辺デバイスとの間に提供されるバーチャルチャネルであって、周辺デバイスがそのいずれかを利用してプロセッサユニットのメモリにアクセスするための複数の下流チャネルのいずれかを介して、周辺デバイスからのアクセスを受け付ける。 - 特許庁
  • When a digital output of the detection means exceeds an upper limit A stored in a main memory means, the digital output is used for a new upper limit A(a1) and a new lower limit B(a1) is obtained from a virtual line L1-L1 passing through the new upper limit A(a1) and in parallel with a straight line L0-L0.
    検出手段のディジタル出力が、主メモリ手段に記憶されている上限値Ａを上回る場合には、前記ディジタル出力を新たな上限値Ａ（ａ１）とし、この上限値Ａ（ａ１）を通り、且つ直線Ｌ０−Ｌ０に平行な仮想線Ｌ１−Ｌ１から新たな下限値Ｂ（ａ１）を求める。 - 特許庁
  • A mapping part 160 maps the range according to the positional information gained from a positional information receiving part 155 of the map stored in a map memory part 110, and a projection part 170 and a display part 180 project the mapping result on a flat virtual screen to display a projected image.
    マッピング部１６０は、地図記憶部１１０に記憶されている地図の、位置情報受付部１５５から取得した位置情報に応じた範囲を、前記曲面定義情報に応じて定まる曲面上にマッピングし、投影部１７０及び表示部１８０は、前記マッピング結果を平面状の仮想スクリーンに投影し、投影像を表示する。 - 特許庁
  • The memory control unit performs first data movement processing for moving all data of the first logical volume to one or more pool volumes other than the first logical volume, and allocates real areas as movement destinations of the data to virtual areas as allocation destinations of real areas as movement sources of the data instead of the real areas.
    記憶制御装置は、第１の論理ボリュームにおける全てのデータを第１の論理ボリューム以外の１以上のプールボリュームに移動する第１のデータ移動処理を行い、その第１のデータ移動処理において、データの移動元の実領域の割当先の仮想領域に、その実領域に代えて、データの移動先の実領域を割り当てる。 - 特許庁
  • A virtual printer buffer 120 temporarily accumulates the printing data (printing job) sent from a personal computer 20, printing data given by an image reading unit 133 and printing data transmitted from an image memory 132 and applies the predetermined printing setting to the printing job concerned when summarizing two or more printing data and outputting it as one printing job.
    仮想プリンタバッファ１２０は、パーソナルコンピュータ２０から送られてきた印刷データ（印刷ジョブ）、画像読取部１３３から与えられた印刷データ及び画像メモリ１３２から転送されてきた印刷データを一時的に蓄積し、２個以上の印刷データをまとめて１個の印刷ジョブとして出力する際に、当該印刷ジョブに所定の印刷設定を適用する。 - 特許庁
  • A translucent processing is performed by a translucent section 132c, utilizing a frame buffer 81 in which a lettering image is written, a Z-value memory 81 storing a distance Z from the visual point of a virtual camera for each pixel, pixel data comprising pixels read out at its pixel order position and averaged by a filter 132b, original pixels and transparency.
    レンダリングされた画像が書き込まれるフレームバッファ８１、画素毎に疑似カメラ視点からの距離Ｚを記憶するＺ値メモリ８１と、画素順位置に画素データを順次読み出し、フィルタ１３２ｂで平均化し、平均化された画素データと原画素データ及び透明値を利用して半透明処理部１３２ｃで半透明処理を行う。 - 特許庁
  • The information exchange and character formation equivalent to a real world are supported via the virtual world by sequentially fetching personal information about a user or real world information related to other users in equipment through user portable equipment with a built-in memory, taking out data from the equipment and performing matching retrieval with data from other user equipment.
    メモリを内蔵させたユーザ携行型の機器を媒介として、ユーザの個人情報あるいはその他のユーザに関連する実世界情報を機器に逐次取り込んでいくとともに、その機器からデータを取り出して、他のユーザの機器からのデータとの一致検索を行なうことにより、仮想世界経由で実世界相当の情報交流や人間形成をサポートする。 - 特許庁
  • The CPU 11 executes one or a plurality of initialization programs 21 for an internal device 2, allows the memory management unit 11a to delete the initialization program 21 currently held by the virtual storage system from the main storage device 12 when initialization by the initialization program 21 is completed, and then starts the execution of a regular processing program 21 of the internal device 2.
    そのＣＰＵ１１は、内部デバイス２用の１または複数の初期化プログラム２１を実行し、初期化プログラム２１による初期化が完了したときにメモリ管理ユニット１１ａに、仮想記憶方式で保持されている初期化プログラム２１を主記憶装置１２から削除させ、その後、内部デバイス２の定常処理プログラム２１の実行を開始する。 - 特許庁
  • The program execution environment constituted of a Java virtual machine 4 is provided with a normal interpreter 5 for interpreting a thread by a normal interpreter format and executing the thread (1) and a tracing interpreter 6 for tracing the thread by executing a program having a tracing function for each line or for each instruction and outputting the contents of a memory to the external (2).
    Ｊａｖａ仮想マシン４によって構成されたプログラム実行環境は、(1)通常のインタプリタ形式でスレッドを解釈して実行する通常インタプリタ５と、(2)トレース機能を有していてプログラムを１ラインや１命令ずつ実行し、トレースを行ってメモリの内容を外部に出力するトレース用インタプリタ６とを備えている。 - 特許庁
  • By this control method, an application program 300 which is generated in a specific language having no dependency on the machine words of a microprocessor of a control part 21 is loaded to a specific storage area of a memory of a portable radio telephone set 100 from an auxiliary storage device 200, and the loaded application program 300 is interpreted by a virtual machine 400 and executed by the control part 21.
    携帯無線電話機１００のメモリの所定の記憶領域に制御部２１のマイクロプロセッサの機械語に依存しない所定の言語で作成したアプリケーションプログラム３００を補助記憶装置２００からロードし、該ロードしたアプリケーションプログラム３００を仮想マシン４００により解釈して制御部２１２より実行する。 - 特許庁
  • When a CD-R in which a picture file and a script file having information indicating the corresponding relation of an actual folder hierarchy and a virtual folder hierarchy and unique ID are written is mounted, whether or not a script file having the same unique ID as the unique ID in the CD-R is stored in the inside memory of the device is judged (step S14).
    画像ファイルとともに、実フォルダ階層と仮想フォルダ階層との対応関係を示す情報及びユニークＩＤを有するスクリプトファイルとが書き込まれているＣＤ−Ｒが装着されると、ＣＤ−Ｒ内のユニークＩＤと同じユニークＩＤを有するスクリプトファイルが装置内の内部メモリに記憶されているか否かを判別する（ステップＳ１４）。 - 特許庁
  • The camera control apparatus includes a memory for storing coordinate data of a virtual photographed face denoting a photographed face including a plurality of objects being imaging objects of a camera; a display apparatus for displaying an image imaged by the camera; and a point-out device for pointing out a direction, where the camera is to be directed on an image displayed on the display apparatus.
    カメラによって撮像する対象となる複数の被写体を包含する被写面を表す疑似被写面の座標データを保存するメモリ、前記カメラによって撮像される画像を表示する表示装置、および前記表示装置に表示される画像の上で、前記カメラの向くべき方向を指示する指示装置を備える。 - 特許庁
  • Then, in the case where position displacement occurs between the virtual object and the real space when the attitude of the head part is changed in a normal mode, a correction information modification part 400 modifies simultaneously RySV and RyTW which are uncertain correction information by input of a modification command by a modification information input part 410, and outputs the result to a memory 140'.
    次に、通常モードにおいて、頭部の姿勢を変更した際に、仮想物体と現実空間との間に位置ずれが生じる場合には、修正情報入力部４１０による修正コマンドの入力により、補正情報修正部４００が、不確定な補正情報であるＲｙ_SVおよびＲｙ_TWを同時に修正し、メモリ１４０’へと出力する。 - 特許庁
  • A resource board for a circuit emulator holds other emulation resources such as a programmable logic device (PLD) and a random access memory (RAM), and employs both hard-wired and network-based virtual signal paths to flexibly route signals between the emulation resources on the resource board and resources mounted on other resource boards, workstations and other external equipment.
    回路エミュレータ用のリソースボードは、プログラマブル論理デバイス（ＰＬＤ）とランダムアクセスメモリ（ＲＡＭ）のような他のエミュレーションリソースを具備し、ハードワイヤードでネットワークベースの仮想信号通路を用いてリソースボード上のエミュレーションリソースと、他のリソースボード上に取り付けられたリソース及びワークステーション並びに他の外部機器の間に柔軟に信号を送る。 - 特許庁
  • In a descriptor cache controller 107, a descriptor gather list is constituted virtually from analysis by tracking automatically a descriptor chain on a host memory from a descriptor notified by the host, and part of the virtual descriptor gather list is referred to, as a receive descriptor cache window, a transmission descriptor cache window, and a receive accomplishment descriptor cache window.
    デスクリプタ・キャッシュ・コントローラ１０７は、ホストより通知されたデスクリプタからホスト・メモリ上のデスクリプタ・チェーンを自動的に辿って解析することによりデスクリプタ・ギャザー・リストを仮想的に構築し、該仮想デスクリプタ・ギャザー・リストの一部を受信デスクリプタ・キャッシュ・ウィンドウ，送信デスクリプタ・キャッシュ・ウィンドウ，および受信完了デスクリプタ・キャッシュ・ウィンドウとして参照させる。 - 特許庁
  • A virtual holder storing management information for utilizing content data is specified by cooperation of a system control part 120 and a drive control part 106 in consideration of preparation date of content data obtained from a clock circuit 125 through a system control part 120 as well as information about date of schedule information obtained from a schedule memory 123 through the system control part 120.
    システム制御部１２０を通じて時計回路１２５から取得されるコンテンツデータの作成日時だけでなく、システム制御部１２０を通じてスケジュールメモリ１２３から取得されるスケジュール情報の日時に関する情報をも考慮して、システム制御部１２０とドライブ制御部１０６とが協働し、コンテンツデータを利用するための管理情報の登録場所である仮想フォルダを特定する。 - 特許庁
  • During decoding function inspection, the CPU 4 writes data obtained by encoding inspection data D15 to D0 in advance and generating and adding virtual inspection bits D20 to D16 into the memory 3 without operating the error correction circuit 12, and performs inspection by reading and collating in the decoded state of the written data by the error correction circuit 12.
    復号化機能検査時には、ＣＰＵ４は、予め検査用データＤ１５〜Ｄ０を符号化し仮想検査ビットＤ２０〜Ｄ１６が生成され付加されたデータを誤り訂正回路１２を機能させない状態でメモリ３に対して書き込ませ、書き込まれたデータについて誤り訂正回路１２に復号化させた状態で読み出して照合することにより検査を行う。 - 特許庁
  • This invention, in general, refers to a shared memory multiprocessor system of IBM ESA/390 or RS/6000 system, or the like, and in particular refers to the method and the system that share, among a plurality of CPUs, the translation lookaside buffer(TLB2) of second level to improve the performance and reduce a chip area necessary for buffering the result of virtual/absolute address translation.
    本発明は一般に、ＩＢＭ ＥＳＡ／３９０やＲＳ／６０００システムなどの、共用メモリ・マルチプロセッサ・システムに関し、特に、複数のＣＰＵの間で、第２レベルの変換索引バッファ（ＴＬＢ２）を共用することにより性能を向上し、仮想／絶対アドレス変換の結果をバッファリングするために必要とされるチップ面積を低減する方法及びシステムに関する。 - 特許庁
  • The judgment part 12 determines picture data to be used for expressing hair on an approximate hair model or a free curve approximate hair model on the basis of the operation information inputted from the controller 11, reads out polygon approximate hair mode ID or free curve approximate hair model ID stored in a memory 19 correspondingly to the determined result and transmits the received result to a virtual space management server 3.
    レンダリング手法判定部１２は、コントローラ１１から入力される操作の情報に基づき、頭髪を表現するために用いる画像データを、ポリゴン近似頭髪モデルまたは自由曲線近似頭髪モデルに決定し、決定結果に対応してメモリ１９に記憶されているポリゴン近似頭髪モデルＩＤまたは自由曲線近似頭髪モデルＩＤを読み出して仮想空間管理サーバ３に送信する。 - 特許庁
  • Such leaks, once introduced, often go undetected for a longtime: the error exit is taken only in a small fraction of all calls,and most modern machines have plenty of virtual memory, so the leakonly becomes apparent in a long-running process that uses the leakingfunction frequently.
    このようなメモリリークが一旦紛れ込んでしまうと、長い間検出されないままになることがよくあります: エラーによる関数の終了は、全ての関数呼び出しのに対してほんのわずかな割合しか起きず、その一方でほとんどの近代的な計算機は相当量の仮想記憶を持っているため、メモリリークが明らかになるのは、長い間動作していたプロセスがリークを起こす関数を何度も使った場合に限られるからです。 - Python
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12

例文データの著作権について