「write instruction」を含む例文一覧(246)

1 2 3 4 5 次へ＞
  • A line valid for each write instruction is discriminated, e.g. the write instruction of an initial line is valid and the write instruction of the succeeding line is invalid.
    たとえば、最初のラインの書き込み命令が有効、次のラインの書き込み命令が無効といったように書き込み命令に有効なラインを判定する。 - 特許庁
  • When the buffer (9) is full, the read instruction saving means (13) generates a write instruction for writing the read instruction into a main memory (8), and sends to the main memory (8) the write instruction for writing the read instruction from a read instruction write/read generating means (16) after a write pointer (14) generates a write address of the main memory (8).
    バッファ（９）が一杯の場合には、リード命令退避手段（１３）でリード命令を主記憶装置（８）に書き込む命令を生成、ライトポインタ（１４）で主記憶装置（８）のライトアドレスを生成した後、リード命令書込／読出生成手段（１６）からリード命令を書き込むための命令を主記憶装置（８）に送出する。 - 特許庁
  • When there is another write instruction, reset and write pixels are selected (S1-4).
    新たな書込指示があった場合、リセット書込画素の選択を行なう（Ｓ１−４）。 - 特許庁
  • A data write instruction to a target storage device is converted into a data write instruction to a storage device for temporary storage, and the data write instruction is used to write data in the storage device for temporary storage.
    ターゲット記憶装置に対するデータ書込命令を一時格納用記憶装置に対するデータ書込命令に変換し、このデータ書込命令を用いて一時格納用記憶装置にデータを書き込む。 - 特許庁
  • What you should do is this: Write down the instruction pointer value.
    何をすれば良いのでしょう?命令ポインタ値をメモします。 - FreeBSD
  • In executing the instruction having the write instruction of the other instruction flow into the reference register, whether or not a write register is invalid is confirmed, and when the write register is not invalid, writing is not executed until it becomes invalid, and when the write register is invalid, writing is executed.
    他命令フローの参照レジスタへの書込み指示を有する命令を実行する際は、書込みレジスタが無効であることを確認し、無効でなければ無効になるのを待ち、無効であれば書き込みを行う。 - 特許庁
  • An instruction assembling means 82 generates an instruction string by a random number, and embeds an instruction to perform write access and read access to the same physical address in the instruction string, and prepares write data 63 at the time of write access.
    命令組立手段８２は乱数により命令列を生成し該命令列の中に同一物理アドレスに対してライトアクセスおよびリードアクセスを行う命令の埋め込みを行い、ライトアクセス時のライトデータ６３を作成する。 - 特許庁
  • In this information processor 1, the function of a conventionally employed read-modify-write method is adopted to make a write instruction precede and immediately issue a read command of a read instruction successively to completion of issuing of a write command in a write instruction.
    情報処理装置１は、従来用いられていたリード・モディファイ・ライト手法の機能を、ライト命令を先行すると共に、ライト命令内のライトコマンドの発行完了に続き、直ちに、リード命令のリードコマンドを発行する。 - 特許庁
  • Also in a write control circuit, the burst length is changed according to whether a write instruction is given to a cycle before a write instruction/W is given.
    また書き込み制御回路において、書き込み命令／Ｗが与えられた前のサイクルに書き込み命令が与えられたか否かによってバースト長を変更する。 - 特許庁
  • Namely, the read command is immediately issued after the write command without issuing a precharge command of the write instruction or an active command of the read instruction.
    即ち、ライト命令のプリチャージコマンドと、リード命令のアクティブコマンドとを発行せずに、ライトコマンドの後、直ちに、リードコマンドが発行される。 - 特許庁
  • When performing a write operation in response to a write instruction, a CPU 10 confirms 'write OK' on the basis of the alignment accuracy of a head 2.
    ＣＰＵ１０は、ライト命令に応じたライト動作を実行するときに、ヘッド２の位置決め精度に基づいてライトＯＫを確認する。 - 特許庁
  • After the read or write instruction of the sector S000 is executed, the read or write instruction of the sector S103 is executed by switching to the track #1.
    セクタＳ０００にてのリードあるいはライト命令実行後、トラック＃１に切り替えてセクタＳ１０３のリードあるいはライト命令を実行する（３）。 - 特許庁
  • An information processor 1 is capable of executing a data read or write instruction, in not only conventional write-back and write-through modes, but also a write-flash mode.
    情報処理装置１は、従来のライトバックモード、ライトスルーモードに加え、ライトフラッシュモードによって、データの読み出しあるいは書き込み命令を実行することが可能である。 - 特許庁
  • A power source control circuit part 4 detects a memory write instruction transmitted from a high-order controller and outputs a write instruction identification signal 31 and a memory control circuit part 3 outputs a write control signal 30 at the time of detecting the memory write instruction.
    電源制御回路部４は上位制御装置から送信されたメモリ書込み命令を検出して書込み命令識別信号３１を出力し、メモリ制御回路部３はメモリ書込み命令の検出時に書込み制御信号３０を出力する。 - 特許庁
  • The microprocessor 100 copes with a flag reset instruction, a flag setting-equipped memory read instruction, a flag setting-equipped memory write instruction, a flag setting-equipped register setting instruction, and a flag reference-equipped branch instruction.
    このマイクロプロセッサ１００は、フラグリセット命令と、フラグ設定付きメモリリード命令と、フラグ設定付きメモリライト命令と、フラグ設定付きレジスタ設定命令と、フラグ参照付き分岐命令とに対応する。 - 特許庁
  • When a write-in instruction is inputted from the interface, the write-in circuit performs the write-in instruction when the protect-flag of the selected memory block is a first value, and when it is a second value, the circuit does not perform the write-in instruction.
    上記書き込み回路は、上記インターフェイスから書き込み命令が入力された場合に、選択されたメモリブロックのプロテクト・フラグが第１の値になっているときに書き込み命令を履行し、第２の値になっているときに上記書き込み命令を履行しないことを特徴とする。 - 特許庁
  • The memory control device controls the predetermined memory cell to store write information according to the address information and write instruction information including write information.
    メモリ制御装置は、アドレス情報及び書込用情報を含む書込指示情報に応じて、上記特定されたメモリセルに書込用情報を保持させる。 - 特許庁
  • Also, normally, write status is updated to the status of "written" under the conditions of the output of write instruction information in the write processing server, and the processing status is updated to the status of "written" under the conditions of the execution of the write processing of data instructed according to the write instruction information in the portable terminal.
    また通常は、書込処理サーバでは書込指示情報の出力を条件に書込状況が書込済に更新され、携帯端末では書込指示情報で書込みが指示されたデータの書込処理の実行を条件に処理状況がデータ書込済に更新される。 - 特許庁
  • When the host system issues a read/write instruction, the instruction is received in a host interface control part (step 311).
    ホスト・システムが読み出し／書き込み命令を発行すると、ホスト・インタフェース制御部でその命令が受理される（ステップＳ１１）。 - 特許庁
  • When a DMA transfer write content is the transfer information part, a DMA transfer instruction is transmitted after the instruction.
    ＤＭＡ転送書込み内容が転送情報部の場合に、その命令の後にＤＭＡ転送指示を送信する。 - 特許庁
  • As a result, the external apparatus requires only the write instruction, while conventionally requiring instruction for file write after instructing to delete the base file.
    これによって外部装置は、従来は下地ファイルの削除指示後に改めてファイルの書込指示を行う必要があったものが、上書き指示という１アクションのみで済むものとなる。 - 特許庁
  • In a memory control apparatus, a queue for each channel holds a write instruction of data to a storage medium.
    チャネル毎のキューは、記憶媒体に対するデータの書込命令を保持する。 - 特許庁
  • A normal write instruction (write and storage) 11, corresponding to a conventional cache control method and the write instruction 12 for a cache error are respectively prepared as being different instructions in the instruction set 10 of a general purpose processor 1.
    汎用プロセッサ１の命令セット１０中に従来のキャッシュ制御手法に従う通常のライト命令（書込み、ストア）１１と、本発明の一実施例によるキャッシュ制御手法に従うキャッシュ・ミス用ライト命令１２とが夫々別の命令として用意されている。 - 特許庁
  • The read or write instruction can be executed in a lock mode.
    また、ロックモードによる読み出しあるいは書き込み命令を実行することが可能である。 - 特許庁
  • To obtain a cache memory circuit having an independent read bus and write bus regarding a cache memory circuit etc., used to provide short term, high speed storage for instruction words or data words.
    独立したリードバスおよびライトバスを有するキャッシュメモリ回路を得る。 - 特許庁
  • To provide a read/write control method for minimizing the instruction execution time of a disk device.
    ディスク装置において、命令実行時間を最少としたリード／ライト制御方法を得る。 - 特許庁
  • A writing circuit 26 writes the image processing data to the DRAM 2 according to the write instruction.
    書込回路２６は、書込指示に従って映像処理データをＤＲＡＭ２に書き込む。 - 特許庁
  • A sequence control circuit part 5 outputs a write inhibition signal 32 at the time of starting sequence control and cancels the write inhibition signal 32 at the time of receiving the memory write instruction.
    シーケンス制御回路部５は、シーケンス制御開始時に書込み禁止信号３２を出力し、メモリ書込み命令の受信時に書込み禁止信号３２を解除する。 - 特許庁
  • A data processor having normal functions is configured as the integrated body of processors (CPU1 and CPU2) which define an instruction having the write instruction of another instruction flow into a reference register and an instruction having a reference register invalidation instruction, and execute a plurality of simple instruction flows.
    他命令フローの参照レジスタへの書込み指示を有する命令、及び参照レジスタ無効化指示を有する命令を定義し、複数の単純な命令フローを実行するプロセッサ（ＣＰＵ１，ＣＰＵ２）の総体として通常の機能を有するデータプロセッサを構成する。 - 特許庁
  • After the end of the write-in processing by the first write-in processing unit, a second write-in processing unit writes the data of the virtual memory determined from the write-in position stored in the write-in position memory in one of the virtual memorys in which write-in instruction has not been executed yet.
    第２の書き込み処理部は、第１の書き込み処理部による書き込み処理が終了した後に、書き込み位置記憶部に記憶された書き込み位置から決定される仮想記憶部のデータを、書き込み命令が未だ実行されていない一方の仮想記憶部に対して書き込む。 - 特許庁
  • A warning signal is generated in response to the warning signal and a user is informed of a fact that the data hazard of read-after-write, write-after-write or write-after-read is regulated by two instructions of the instruction group.
    該警告信号に応答して警告信号を生成し、ユーザに命令グループの２つの命令がリードアフターライト、ライトアフターライトまたはライトアフターリードのデータハザードを規定するということを知らせることができる。 - 特許庁
  • The write-in instruction word latency control section 140 and the read-out instruction word latency control section 160 receive respectively a write-in instruction word and a read-out instruction word outputted from a instruction word decoder 120, and output them by delaying them by (N/2) times of a cycle of a clock signal while responding to a latency control signal.
    書込み命令語レイテンシ制御部１４０及び読出し命令語レイテシ制御部１６０は命令語デコーダ１２０から出力される書込み命令語及び読出し命令語を各々受信し、それらを、レイテンシ制御信号に応答して、クロック信号のサイクルの（Ｎ／２）倍だけ遅延させて出力する。 - 特許庁
  • A data processing device comprises a data memory 418, and a non-stalling write-back control circuit 425 that, when a write instruction to write data to the data memory ends in a write error due to a cache miss or memory access contention, continues executing subsequent instructions unless they are a memory access instruction.
    データメモリ４１８と、該データメモリにデータを書き込む書込命令がキャッシュミス或いはメモリアクセス競合により書き込み失敗となった場合に、メモリアクセス命令ではない限り後続命令を実行し続けるノンストーリングライトバック制御回路４２５と、を備えるように構成する。 - 特許庁
  • Normally, write status is updated to a status of "written" under the conditions of the output of write instruction information in an issue/write processing server, and processing status is updated to the status of "written" under the conditions of the execution of processing for writing data instructed according to the write instruction information.
    通常は、発行書込処理サーバでは、書込指示情報の出力を条件として、書込状況が書込済に更新され、携帯端末では、書込指示情報で書込みが指示されたデータを書込むための処理の実行を条件として、処理状況がデータ書込済に更新される。 - 特許庁
  • A state control circuit 102 receives a detected result of the address transition detecting circuit 101, judges operation to be performed from an output enable signal/OE and a write enable signal/WE, and outputs any instruction out of a read-instruction RS, a write- instruction WS, and a refresh-instruction FS.
    状態コントロール回路１０２は、アドレス遷移検出回路１０１の検出結果を受けて、アウトプットイネーブル信号／ＯＥおよびライトイネーブル信号／ＷＥから実行すべき動作を判断し、リード命令ＲＳ、ライト命令ＷＳ、リフレッシュ命令ＦＳの何れかの命令を出力する。 - 特許庁
  • In response to a write instruction from a host device 1, write data and address information indicating its write address are generated in a pair by an address data generation part 3 and written by a disk drive 5.
    上位装置１からの書込み指示に応答して書込みデータと書込みアドレスを示すアドレス情報とを対にして、アドレスデータ生成部３で生成してディスクドライブ５に書込む。 - 特許庁
  • A data FIFO 23 sequentially stores the write data when a read instruction is input during the write operation and continues the write operation by sequentially outputting the data to a memory cell array 21 after the end of read operation.
    データFIFOは、書込動作の間に読出命令が入力されると書込データを順次貯蔵し、読出動作完了後に順次メモリセルアレーに出力して書込動作を続ける。 - 特許庁
  • Then, a write instruction including the specified ID is transmitted along with write information to be written in the radio tag circuit element 24a (S6).
    そして、特定したＩＤを含めた書込み命令をその無線タグ回路素子２４ａに書込む書込み情報に伴って送信する（Ｓ６）。 - 特許庁
  • When a read/write instruction for file access is transmitted from the host computer 20, an interface 11 receives the instruction, and performs access to the volatile storage part 12 according to the instruction.
    インタフェース１１は、ホストコンピュータ２０からファイルアクセスのための読み出し／書き込み命令が送られた場合、当該命令を受け取り、当該命令に従って揮発性記憶部１２をアクセスする。 - 特許庁
  • When there is a data writing start instruction from a CPU (20) which requests the write-after data quantity equal to or more than the allocation limit, the instruction is kept waiting until the write-after data becomes under the allocation limit.
    割当て制限以上のライトアフタデ−タ量を要求するＣＰＵ(２０)からのデ−タ書き出し指示があった場合、ライトアフタデ−タが割当て制限未満になるまで上記の指示を待たせる。 - 特許庁
  • A PLC side communication processing part 53 of a graphic control panel 5 communicates with a PLC by alternately outputting a data read/write instruction from a host computer 7 for control and a data read/write instruction, based on the instruction of a display control processing part 55 during normal processing.
    グラフィック操作パネル５のＰＬＣ側通信処理部５３は、通常処理の間、制御用ホストコンピュータ７からのデータ読み書き命令と、表示制御処理部５５の指示によるデータ読み書き命令とを交互に出力して、ＰＬＣ３と通信する。 - 特許庁
  • A DMA controller 3 in a CPU peripheral device body 1 includes an automatic write control circuit 7 and an automatic write instruction storage area 6.
    ＣＰＵ周辺デバイス本体１内のＤＭＡ制御回路３に自動書込み制御回路７および自動書込み命令格納エリア６を設ける。 - 特許庁
  • When data write instruction is executed in the write-flash mode, an entry of a cache memory 20 wherein written data has been stored is released.
    また、ライトフラッシュモードによってデータの書き込み命令を実行した場合、書き込まれたデータが記憶されていたキャッシュメモリ２０のエントリが開放される。 - 特許庁
  • Writing control circuits 22-24 give a write instruction to write image processing data generated by processing an image signal at a predetermined address of the DRAM 2.
    書込制御回路２２〜２４は、映像信号の処理によって生成された映像処理データをＤＲＡＭ２の所定のアドレスに書き込む書込指示を行う。 - 特許庁
  • The instruction is transferred to the switch 5 through a command transmission circuit 470 and an SW write circuit 420.
    この指示はコマンド送信回路４７０，ＳＷライト回路４２０を介してクロスバスイッチ５に伝わる。 - 特許庁
  • A command executing part 3 gives an instruction to a read/write executing part 4 by analyzing the command from the host device.
    コマンド実行部３は上位装置からのコマンドを解析してリード／ライト実行部４に指示を与える。 - 特許庁
  • When the acquired access control information shows write inhibition, the read/write controller 206 does not transmit the write instruction received from the operation code decoder 204 to an I/O controller 205.
    リードライトコントローラ２０６は、取得したアクセス制御情報が書き込み禁止を示している場合には、オペレーションコードデコーダ２０４から受信した書き込み命令を、Ｉ／Ｏコントローラ２０５に対して送出しない。 - 特許庁
  • When a write-in instruction from a host device is present within a copy session period to copy data from a first virtual memory to a second virtual memory, a first write-in processing unit executes a write-in instruction only to the virtual memory whose input/output performance is high.
    第１の書き込み処理部は、第１の仮想記憶部から第２の仮想記憶部にデータをコピーするコピーセッション期間内に、上位装置からの書き込み命令がある場合に、入出力性能が高いか想起億部に対してだけ書き込み命令を実行する。 - 特許庁
  • An address control/write mask control part 7 performs control so as to sequentially execute instructions following a branch instruction without performing branch control if addresses from the branch instruction to a branch destination instruction are within a prescribed value when an instruction code is a branch instruction and also when it is determined that branching is performed.
    アドレス制御／書き込みマスク制御部７は、命令コードが分岐命令であり、かつ分岐すると判定した場合に、当該分岐命令から分岐先命令までのアドレスが所定値以内であれば、分岐制御を行なわずに分岐命令に続く命令を順次実行するよう制御する。 - 特許庁
  • When it is the non-corresponding model, and write to the extended section is present, an instruction to reopen the file is issued (S150, S160).
    未対応機種であって、かつ拡張部分への書込みがある場合は、ファイルを開き直す指示を出す（S150，S160）。 - 特許庁
1 2 3 4 5 次へ＞

例文データの著作権について