CML gateとは 意味・読み方・使い方

Output Vrep of the replica circuit is compared with a reference voltage Vref by a comparator 21, and a feedback loop is constituted for supplying comparison output Vcs to a gate common connecting point of the transistors T4 and T3, such that stabilization in the output of the CML circuit 1 is attained but resonance may occur in the feedback loop in accordance with a frequency of noise.例文帳に追加

このレプリカ回路の出力Ｖrep と基準電圧Ｖref とを比較器２１で比較してこの比較出力ＶcsをトランジスタＴ４とＴ３のゲート共通接続点へ供給する帰還ループを構成することにより、ＣＭＬ回路１の出力の安定化を図るものであるが、ノイズの周波数によっては、帰還ループで共振が発生してしまう。 - 特許庁