「たいそう」を含む例文一覧(50000)
＜前へ 1 2 .... 990 991 992 993 994 995 996 997 998 999 1000- 本実施の形態の半導体装置では集中した電流がｐ型アバランシェを流れるので、ラッチアップが生じることなく確実にターンオフできる。
In this semiconductor, since a concentrated current flows through the p-type avalanche, the device is turned off surely, without causing latch-up phenomenon. - 特許庁 - その後、アンダークラッド層３の上に、コア層６を被覆するように、フルオレン誘導体層８を連続して塗工し、これを硬化させて、オーバークラッド層７を形成する。
Further, a fluorene derivative layer 8 is continuously applied on the under-clad layer 3 to cover the core layer 6, and is hardened to form an over-clad layer 7. - 特許庁 - 半導体層と確実にコンタクトをとることができるコンタクトホールを効果的に形成することが可能な薄膜トランジスタアレイ基板、その製造方法、及び表示装置を提供すること
To provide a thin-film transistor array substrate wherein contact holes which can surely establish conduction with a semiconductor layer can be effectively formed, and to provide its manufacturing method and a display device. - 特許庁 - 本発明の半導体装置では、キャパシタ３の形成領域において、キャパシタの下部電極用のＮ型の拡散層４０上には、キャパシタ３の誘電膜用のシリコン酸化膜４１が形成されている。
In the semiconductor device, a silicon oxide film 41 for dielectric films in the capacitor 3 is formed on an n-type diffusion layer 40 for the lower electrode of the capacitor at the formation region of the capacitor 3. - 特許庁 - 本発明の半導体装置では、キャパシタ３の形成領域において、キャパシタの下部電極用のＰ型の拡散層４１上には、キャパシタ３の誘電膜用のシリコン酸化膜４２が形成されている。
In the semiconductor device, a silicon oxide film 42 for dielectric films in the capacitor 3 is formed on a p-type diffusion layer 41 for the lower electrode of the capacitor at the formation region of the capacitor 3. - 特許庁 - 本発明の半導体装置は、半導体基板１０の表面に、第１のバリア層１２とアルミニウム層が積層されて成るパッド電極層１４が形成されていることを特徴とする。
In the semiconductor device, a pad electrode layer 14 is formed in which a first barrier layer 12 and an aluminum layer are laminated on the surface of a semiconductor substrate 10. - 特許庁 - また、半導体層２３上には、ゲート絶縁膜２４と、ゲート絶縁膜２４上に形成された第１ゲート電極１６及び第２ゲート電極１７とが形成されている。
On the semiconductor layer 23, there are formed a gate insulating film 24, and a first gate electrode 16 and a second gate electrode 17 formed on the gate insulating film 24. - 特許庁 - 絶縁膜を用いたリフトオフ法によって微細な電極を形成する場合に、電食反応の発生を防ぐことができ、非常に微細な電極を正確に形成することができる半導体装置用電極の形成方法を提供する。
To provide a method of forming an electrode for a semiconductor device capable of preventing occurrence of galvanic corrosion and precisely forming a micro-electrode when forming a micro-electrode with a lift-off method using an insulation film. - 特許庁 - オフ時のリーク電流を低減することができ、好ましくは高い閾値電圧を得ることができる化合物半導体装置及びその製造方法を提供する。
To provide a compound semiconductor device reducing a leakage current at OFF time and obtaining a high threshold voltage, and to provide a method of manufacturing the device. - 特許庁 - 外部接続用電極を用いて半導体素子と外部を電気的に接続することが可能であって小型化できる半導体装置及びその製造方法を提供すること。
To provide a semiconductor device in which a semiconductor device element is electrically connected to the outside with electrodes for external connection and which can be miniaturized, and to provide a method of manufacturing the same. - 特許庁 - 酸素雰囲気下での熱処理に起因したコンタクト不良の発生を防止可能なスタック型メモリセル構造を有する半導体装置を提供する。
To provide a semiconductor device having the stacked memory cell structure which can prevent the generation of the contact faultiness caused by a heat treatment performed under an oxygen atmosphere. - 特許庁 - 半導体素子１３を含む機能層と、高導電層１２ｂとを含む半導体素子部材５００を所定の基板６００に接着してなる半導体装置９００である。
This semiconductor device 900 is formed on a given substrate 600 by bonding a semiconductor element member 500 comprising a highly conductive layer 12b and a functional layer including a semiconductor element 13. - 特許庁 - トレンチ分離構造８ａ及びｐ不純物領域３によって、ＲＥＳＵＲＦ分離領域内のｎ^−半導体層２にトレンチ分離領域が区分されている。
A trench isolation region is demarcated by a trench isolation structure 8a and the p-impurity region 3 in an n^--semiconductor layer 2 inside the RESURF isolation region. - 特許庁 - センサスイッチング素子のセンサ電極とゲート電極の間のESD等の過電圧に対する対策を講じながらも、ゲート駆動損失の増加が防止された半導体装置を提供すること。
To provide a semiconductor device for preventing the increase of a gate driving loss while facilitating countermeasures to the overvoltage of an ESD between the sensor electrode and the gate electrode of a sensor switching element. - 特許庁 - ＳＦＭ処理において、ウェハ上のディフェクトの発生を抑え、半導体装置の歩留りを向上させることが可能な半導体製造方法及び半導体製造装置を提供する。
To provide a semiconductor manufacturing method and a semiconductor manufacturing device for restraining the occurrence of defects on a wafer, and improving the yield of a semiconductor device in SFM treatment. - 特許庁 - 半導体ウェハの表面を樹脂により封止する場合であっても、ダイシングした後の段階で不良チップを容易に識別し得る半導体装置の製造方法及び半導体基板を提供する。
To provide a manufacturing method of a semiconductor device and a semiconductor substrate capable of identifying any bad chip at a stage after dicing even when the surface of a semiconductor wafer is sealed with resin. - 特許庁 - 半導体装置は、アンテナと、電源回路と、電源回路によって生成した直流電圧を電源電圧として用いる回路と、抵抗とを有する。
This semiconductor device includes an antenna, a power source circuit, a circuit which uses a DC voltage generated by the power source circuit as a power source voltage, and a resistor. - 特許庁 - 実装基板へのフリップチップ方式での搭載性を確保しつつ電極パッドの配置の自由度を拡大して半導体装置の小型化を図る手段を提供する。
To provide a means for miniaturizing a semiconductor device by improving flexibility in arrangement of an electrode pad while assuring mountability of a flip chip method on a mounting substrate. - 特許庁 - ダイシング時におけるチップ飛びを防止するとともに、ピックアップ性の向上させることができる半導体用フィルムおよび半導体装置の製造方法を提供すること。
To provide a film for a semiconductor, and a method for manufacturing a semiconductor device, which can prevent chip scattering in dicing and improve the pick-up property. - 特許庁 - ＣＭＰ（化学的・機械的研磨）により銅配線層を形成する場合に、ＣＭＰ後に銅配線層が界面から剥がれてしまうことがない半導体装置の製造方法を提供する。
To provide a manufacturing method of a semiconductor device, wherein after a copper wiring layer is formed by CMP(chemical-mechanical polishing), the copper wiring layer does not exfoliate from an interface after the CMP. - 特許庁 - ステップ露光の際、回路パターン領域と多重露光領域との境界部の露光量の差を抑えることが可能なフォトマスク及び半導体装置の製造方法を提供する。
To provide a photomask and a method for manufacturing a semiconductor device capable of suppressing a difference in exposure amounts at a boundary between a circuit pattern area and a multiple exposure area when performing a step exposure. - 特許庁 - さらに、半導体素子と配線基板とヒートシンクとを備える半導体装置において、本発明の接着剤または接着シートを用いて、配線基板とヒートシンクを接着することができる。
The semiconductor device comprises a semiconductor element, a wiring board, and a heat sink, wherein the wiring board can be bonded to the heat sink with the adhesive or the adhesive sheet. - 特許庁 - 本発明の半導体装置では、基板２上にエピタキシャル層３が堆積し、分離領域４で区画された領域にＬＤＭＯＳＦＥＴ１が形成されている。
In the semiconductor device, an epitaxial layer 3 is deposited on a substrate 2 and an LDMOSFET 1 is formed in a region sectioned by an isolation region 4. - 特許庁 - コンタクトパッドを含む所定領域内に形成できる配線数を増加させることができ、設計レイアウトの自由度を向上させることができるパターンレイアウトを有する半導体装置を提供する。
To provide a semiconductor device capable of increasing the number of wiring that can be formed in a predetermined region including a contact pad and having a pattern layout that can improve a degree of freedom in layout design. - 特許庁 - そして、複数の半導体チップ２の電極３４を、相互にハンダ層４０を介して接続することにより、３次元実装された半導体装置を構成した。
Then, the electrodes 34 of a plurality of semiconductor chips 2 are mutually connected via a solder layer 40, thus composing the three-dimensionally packaged semiconductor device. - 特許庁 - １または複数の計量された第１の液体量を一般に過剰量の第２の液体量から分離することが圧力発生手段なしで達成される、微量流体装置を提供する。
To provide a microfluidic device enabling one or a plurality of measured first liquid quantities to be separated from a generally excessive second liquid quantity without a pressure generating means. - 特許庁 - 干渉パターンに対して遮蔽格子を１方向へ走査することで交差する２つの方向に微分された位相の情報を得ることが可能な撮像装置を提供すること。
To provide an imaging apparatus that can determine information on phases differentiated in two crossing directions by uni-directionally scanning shield gratings with respect to interference patterns. - 特許庁 - 自然酸化膜を選択的に除去することにより、基板に導入する不純物の拡散プロファイルを精度良くコントロールすることができる半導体装置の製造方法を提供する。
To provide a method for manufacturing a semiconductor device, wherein diffusion profile of impurities to be introduced to a substrate can be accurately controlled by selectively removing a natural oxide film. - 特許庁 - 基板にレンズや光半導体素子を取り付けて容易に製造することができ、精度の高い位置合わせが要求される光軸を一致させる作業なども容易に行うことができる光半導体装置を提供する。
To provide an optical semiconductor device easily manufactured by mounting a lens and an optical semiconductor element on a substrate, and of easily performing a work for making coincident optical axes that require highly accurate positioning or the like. - 特許庁 - 半導体装置１０は、外部接続端子１９を接続する配線パターン１３が一方の面に形成された樹脂層１２を有する配線基板１１と、突起状の電極端子１６を有する半導体素子１４とを備える。
The semiconductor device 10 comprises a wiring substrate 11 having a resin layer 12 with a wiring pattern 13 formed on one surface for connecting outer connection terminals 19, and a semiconductor element 14 having projecting electrode terminals 16. - 特許庁 - 簡単にＭＩＭキャパシタを形成することができ、下部電極の抵抗を低く安定することが可能な半導体装置及びその製造方法を提供すること。
To provide a semiconductor device which can easily form a MIM capacitor and stabilize the resistance of the lower electrode low, to provide and method of manufacturing the same. - 特許庁 - 複数のチップを同一のパッケージ内に実装し、１パッケージでシステムを構成する半導体装置に関し、パッケージに実装されたメモリチップを確実に試験する。
To surely test memory chips packed in a package in a semiconductor device in which a plurality of chips are packaged in the same package, and system is constituted by one package. - 特許庁 - III-Ｖ族窒化物半導体からなるデバイス構造の結晶性を損なうことなく、該デバイス構造を支持する厚膜半導体層の膜厚を十分に大きくできるようにする。
To make a thick film semiconductor layer for supporting a device structure comprising a III-V nitride semiconductor sufficiently thick without sacrificing crystallinity. - 特許庁 - 半導体装置に使用されるための回路４００は、内部電源ノード４０６において内部電源電圧Ｖｃｃ ｉｎｔを与える電圧調整器回路４０２を含む。
A circuit 400 to be used in the device includes a voltage adjuster circuit 402 which provides an internal power supply voltage Vcc-int at an internal power supply node 406. - 特許庁 - ＣＰＵ起動前にＡＦＥ初期較正を実行可能にすることで、ＡＦＥ初期較正をユーザにより設定することなく行う手段を半導体装置に提供する。
To provide, for a semiconductor device, a means for performing an AFE initial calibration without user's setting by enabling the AFE initial calibration to be executed before starting a CPU. - 特許庁 - Ｐ型半導体基板とＮ型透明非結晶酸化物半導体層とを含む、光電デバイス用に採用されるダイオードを提供し、製作プロセスを簡単にするとともに、製造コストを低減する。
To provide a diode adapted for an optoelectronic device, which comprises a P-type semiconductor substrate and an N-type transparent amorphous oxide semiconductor layer, to simplify a fabrication process, and to decrease production costs. - 特許庁 - ＲＯＭなどの内部回路の動作試験を簡便な手段で、システムクロックよりもパルス幅の狭いパルスなどを用いて行える半導体装置を提供する。
To provide a semiconductor device capable of performing an operation test of an internal circuit such as a ROM by a simple means by using a pulse having a narrower pulse width than a system clock. - 特許庁 - 半導体装置用銅合金ボンディングワイヤは、Mg及びPの少なくとも１種を総計で10〜700質量ppm、酸素を6〜30質量ppmの範囲で含有することを特徴とする。
The semiconductor-device copper-alloy bonding wire contains at least one kind of Mg and P in total of 10 to 700 mass ppm, and oxygen within a range from 6 to 30 mass ppm. - 特許庁 - ＧａＡｓ半導体プロセスにおいて、ウエハ表面を有機性薬品及びプラズマからのダメージから防ぐことができる半導体装置の製造方法を提供する。
To provide a manufacturing method of a semiconductor device capable of keeping a wafer surface from damages by organic chemicals and plasmas in a GaAs semiconductor process. - 特許庁 - 本発明は、新規構造を有するシロキサン系樹脂を有機溶媒に溶かし、これを基板上にコーティングした後、熱硬化させることにより製造される半導体層間絶縁膜により上記課題を解決する。
The semiconductor interlayer insulating film is obtained by dissolving the siloxane-based resin having a new structure, in an organic solvent and coating the solution on a substrate and then thermally curing the same. - 特許庁 - オンチップレンズが形成される半導体装置において、前記オンチップレンズが形成される工程を利用し、他のバンプ、スペーサ構造をも同時に形成することを課題とする。
To simultaneously form a bump and a spacer structure using a process in which an on-chip lens is formed, in a semiconductor device in which the on-chip lens is formed. - 特許庁 - 第１のトランジスタ素子Ｑ１１と第２のトランジスタ素子Ｑ１２がカレントミラー回路を構成する半導体装置を一つのトランジスタＴＤとして使用する。
A semiconductor device, in which a first transistor element Q11 and a second transistor element Q12 constitute a current mirror circuit, is used as a transistor TD. - 特許庁 - トレンチゲート構造を有する半導体装置を製造する際に、トレンチ内に埋め込まれる層間絶縁膜の、トレンチ内での落ち込み量を極めて小さくすること。
To reduce the amount of sinking of an interlayer insulating film embedded in a trench when manufacturing a semiconductor device having a trench gate structure. - 特許庁 - 多ピンの半導体素子を搭載可能とし、半導体素子間のデータの伝送効率を向上させる半導体素子の接続構造、半導体装置を提供する。
To provide a connection structure of a semiconductor element, along with a semiconductor device which allows mounting of multi-pin semiconductor element for improved transmission efficiency of data between semiconductor elements. - 特許庁 - 光シャッタ素子を駆動するに際して最適な駆動電圧を印加することができ、光出力の安定化、良好な階調再現性を達成できる固体走査型光書込み装置を得る。
To provide a solid scanning type optical write apparatus that can apply an optimum driving voltage when driving an optical shutter element, and achieve stabilization of light output and excellent gray-scale reproducibility. - 特許庁 - 単なるエッチング加工、或いはスタンピング加工のみで回路形成したリードフレームを用いて裏面に外部接続用裏面電極を備えた半導体装置及びその外部接続用裏面電極の形成方法を得ること。
To obtain a semiconductor device provided with backside electrodes for external connection using a lead frame having a circuit formed only by a simple etching work or a stamping work, and to provide a manufacturing method of backside electrodes for external connection therefor. - 特許庁 - また、半導体装置１０は、絶縁金属基板２２と熱的に結合されたヒートシンク１１と、直流電源４１に接続される正極用電極部材２７及び負極用電極部材２８とを有する。
Further, the semiconductor device 10 includes a heat sink 11 thermally coupled to the insulation metal substrate 22, and a positive electrode member 27 and a negative electrode member 28 connected with a direct current power source 41. - 特許庁 - フリップチップ実装による半導体装置の製造効率を改善するため、圧接工程において短時間で硬化し、ボイドレスの優れた接着性を備えた硬化樹脂層を形成できるエポキシ樹脂組成物を提供する。
To provide an epoxy resin composition which forms a hardened resin layer quickly hardened in a pressure welding process and having an excellent voidless adhesiveness and results in an improved efficiency for the production of semiconductor devices by flip chip mounting. - 特許庁 - 高周波電力増幅器を構成するに好適な平衡特性に優れ、特にモノリシックに集積回路化するに適した素子構造（レイアウト構成）の高周波電力増幅用半導体装置を提供する。
To obtain a semiconductor device for high-frequency power amplification, having superior balance characteristics suitable for constituting a high-frequency power amplifier, especially a monolithic integrated circuit. - 特許庁 - 半導体装置に電子線照射およびアニール処理を施すことによりライフタイムを短くする、あるいは寄生ダイオードに直列に抵抗を挿入することにより寄生ダイオードを流れる電流を抑える。
The electron beam irradiation and annealing are executed at the semiconductor device to shorten the lifetime of the device, or a resistor is inserted in series with the parasitic diode so as to suppress the current flowing to the parasitic diode. - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
