「Array」を含む例文一覧(31490)
＜前へ 1 2 .... 614 615 616 617 618 619 620 621 622 .... 629 630 次へ＞- In a step of collecting logical block data of a single stripe, the control device 1 writes the logical block of the single stripe and a data block of a single stripe including a logical address tag block in a range physically continuing to a vacant range different from a range retaining data to be updated on disk devices 21-24 in the disk array 2.
制御装置１は、１ストライプ分の論理ブロックのデータが蓄積された段階で、当該１ストライプ分の論理ブロックと論理アドレスタグブロックとを含む１ストライプ分のデータブロックを、ディスクアレイ２内のディスク装置２１〜２４上の更新されるべきデータを保持している領域とは別の空き領域内の物理的に連続する領域に書き込む。 - 特許庁 - The X-ray inspection device 100 detects the micro foreign material 610 in an article 600 by irradiating the article 600 with an X ray S1 and detecting an optical conversion by an scintillator 300 with a photodiode array 400 (hereinafter abbreviated to PDA), in which a slit member 500 is provided on the X-ray irradiation side of the scintillator 300.
本発明に係るＸ線検査装置１００は、物品６００にＸ線Ｓ１を照射し、シンチレータ３００による光変換をフォトダイオードアレイ（ＰＤＡと略記する）４００で検出することにより、物品６００内の微小異物６１０を検出することができ、シンチレータ３００のＸ線照射側にスリット部材５００を設ける。 - 特許庁 - A 1st selecting means of a CPU 5 selects data held in a ROM 7 through user's operation, and a message is displayed by making use of the selected message data or a keyboard object is displayed on a liquid crystal display by using selected keyboard array data 9 and 10.
あらかじめ保持されている各言語別のメッセージデータと複数のキーボード配列データをユーザ操作に応じて選択し、この選択データを利用してメッセージやキーボードオブジェクトを表示手段に表示させると共に、表示されたキーボードオブジェクトに含まれるキートップ・オブジェクトをユーザ操作に応じて選択し、選択されたキーボード・オブジェクトに割り当てられた数字、文字又を出力する。 - 特許庁 - An AD memory part 130 is constituted by arranging a unit memory 131 in two-dimensional arrangement corresponding to each pixel arrangement of the pixel array part 110, sequentially accumulates the analog pixel signals read through a perpendicular signal line and performs various kinds of processings (for example, solid-state pattern noise removal and gain adjustment, etc., by CDS) including the AD conversion.
ＡＤメモリ部１３０は、画素アレイ部１１０の各画素配列に対応する２次元配列で単位メモリ１３１を配置して構成され、垂直信号線を通して読み出されたアナログ画素信号を順次蓄積し、ＡＤ変換を含む各種の処理（例えばＣＤＳによる固体パターンノイズ除去やゲイン調整等）を行う。 - 特許庁 - Data read through a main bit line MBL from a memory block 2 having a memory cell array constituted of a dynamic type storage element are amplified by a sense amplifier circuit and latched by a latch circuit 12, and only one of outputs from a plurality of tristate buffers 13 to receive the output of the latch circuit is set so as to become a state to be outputted.
ダイナミック型記憶素子からなるメモリセルアレイを有するメモリブロック２からメインビット線ＭＢＬを通して読み出されるデータを、センスアンプ回路１１で増幅してラッチ回路１２でラッチし、ラッチ回路の出力を入力とする複数のトライステートバッファ１３からの出力のうち、一つのみを出力可能状態に設定する。 - 特許庁 - The reception part R includes both a plurality of correlation processing part 15 for performing correlation processing on reception signals to be received at every interference block 9c, which is acquired by dividing the large-diameter array antenna 2 into a plurality of small and equal blocks and a synthesizer 19 for performing vector synthesis of equal signal components of signals output from the plurality of correlation processing part 15.
前記受信部Ｒは、前記大口径アレイアンテナ２を複数の等しい小ブロックに分割した干渉ブロック９ｃ毎に受信する受信信号に相関処理を行う複数の相関処理部１５と、前記複数の相関処理部１５から出力される信号の相等しい信号成分同士をベクトル合成する合成器１９とを含んでいる。 - 特許庁 - An array waveguide diffraction grating element 61C comprises three chips which are a 1st AWG chip 121_1, a 2nd AWG chip 121_2 bonded to the 1st AWG chip 121_1 through a cutting line 63, and a 3rd AWG chip 121_3 bonded to the 2nd AWG chip 121_2 through another cutting line 102.
アレイ導波路回折格子素子６１Ｃは、第１のＡＷＧチップ１２１_1と、この第１のＡＷＧチップ１２１_1と切断線６３を介して接着された第２のＡＷＧチップ１２１_2と、第２のＡＷＧチップ１２１_2と他の切断線１０２を介して接着された第３のＡＷＧチップ１２１_3との３つのチップから構成されている。 - 特許庁 - This printer comprises: a liquid ejection part with a nozzle array in which a plurality of nozzles for ejecting a liquid are arranged; a driving part which moves the liquid ejection part; and a liquid receiving part which moves with the liquid ejection part, and which receives the liquid ejected from the liquid ejection part and not reaching the medium.
本発明の印刷装置は、液体を吐出する複数のノズルが並ぶノズル列を有する液体吐出部と、前記液体吐出部を移動させる駆動部と、前記液体吐出部と共に移動する液体受け部であって、前記液体吐出部から吐出されて媒体に着弾しない前記液体を受ける液体受け部と、を備える。 - 特許庁 - To provide a color image pickup element and device for substantially solving the problem of generating color moire fringes caused by periodic color coding array, for substantially preventing the generation of the deterioration of resolution even when any isolated pixel defect exists, for ensuring miniaturization, low costs and color image pickup with high resolution, and for sharply improving an image pickup dynamic range.
周期的色コーディング配列に伴う色モアレの発生等の問題を本質的に解決し、同時に孤立的画素欠陥が存在しても解像度の劣化を実質的に生じさせず、小型低コストで高解像度のカラー撮像が可能で、且つ撮像ダイナミックレンジを飛躍的に向上させることができるカラー撮像素子及びカラー撮像装置を提供する。 - 特許庁 - Consequently, the transmission quantity If of light transmitted through the peripheral area 3 on the array substrate 1 per unit area is made nearly equal to or less than the transmission quantity Ip of light transmitted through the display area 2 per unit area, and thus adjusted, thereby reducing migration of impurity ions from the peripheral area 3 to the display area 2.
この結果、アレイ基板１上の周辺領域３を透過する光の単位面積あたりの透過量Ｉｆを、表示領域２を透過する光の単位面積あたりの透過量Ｉｐとほぼ同等、または、透過量Ｉｐと比較し少なくし、透過量Ｉｆを調整し、不純物イオンの周辺領域３から表示領域２への移動を低減している。 - 特許庁 - To provide a broadcast system and reception equipment which resolves the problem of high cost of the program direction because the plural programs should be organized to comply with the broad array of specification of the reception equipment and at the same time the problem to reserve the wide frequency bandwidth of transmission as plural programs should be transmitted simultaneously at digital radio broadcasting.
デジタルラジオ放送をする際、受信装置の仕様に合わせて番組を編成すると、受信装置の仕様が多岐にわたるため複数の番組を編成しなければならず、番組編成コストが高くなり、且つ複数の番組を同時に送信しなければならないため送信波の周波数帯域を広く確保しなければならない。 - 特許庁 - The thin film transistor array panel is provided with: a substrate having a display area and a peripheral area surrounding the display area; a plurality of color filters formed in the display area of the substrate; and a first spacer formed in the peripheral area, wherein the first spacer is formed by using material which is also used for at least one of the color filters.
本発明による薄膜トランジスタ表示板は、表示領域と表示領域を取り囲む周辺領域を有する基板と、基板の表示領域に形成されている複数のカラーフィルタと、基板の周辺領域に形成され、複数のカラーフィルタの少なくとも一つと同一物質で形成される第１間隔材とを備える。 - 特許庁 - A P-polarized luminous flux transmitted through the polarizing beam splitter 3 and that reflected by the polarizing beam splitter 3 and polarized and converted by a 1/4 wavelength plate 4 and a reflection mirror 5 are composed by aligning an outgoing direction by a prism array 6, and are condensed in the vicinity of the incident plane of a glass rod 8 by a condensing lens 7.
偏光ビームスプリッタ３を透過したＰ偏光光束と偏光ビームスプリッタ３により反射され１／４波長板４および反射ミラー５によって偏光変換されたＰ偏光光束は、プリズムアレイ６によって出射方向が揃えられ合成されて、集光レンズ７によってグラスロッド８の入射面近傍に集光される。 - 特許庁 - The electrooptical apparatus 1 has, on a TFT array substrate (10), the transparent pixel electrode (9a), a TFT (30) connected thereto via the contact hole (85), and a capacitor line (300) which is laminated between the pixel electrode and the TFT to cover a channel region of the TFT from above and is notched so as to evade the contact hole when flatly viewed.
電気光学装置は、ＴＦＴアレイ基板（１０）上に、透明な画素電極（９ａ）と、これにコンタクトホール（８５）を介して接続されたＴＦＴ（３０）と、画素電極とＴＦＴとの間に積層されておりＴＦＴのチャネル領域を上方から覆うと共に平面的に見てコンタクトホールを避けるように切り欠かれている容量線（３００）とを備える。 - 特許庁 - To resolve the problem that it is very difficult to lead out all electrode lines to a narrow peripheral area other than a display area of an array substrate in a lighting test because of the disposition of lead lines and many components in this peripheral area and forced leading-out of the electrode lines may easily induce disconnections caused by corrosion of electrode lines or short-circuit accidents between electrode lines in a product.
アレイ基板の表示領域外の狭い周辺領域にはリード線や多くの部品が配置されており、点灯検査において、その周辺領域に全ての電極線を導出するのは非常に困難であり、無理に導出すると、製品化されたときに、電極線の腐蝕による断線や電極線間での短絡事故が生じ易い。 - 特許庁 - An underclad is formed on a silicon substrate 11, on which a plurality of optical input waveguides 12, a first slab waveguide 13, an array waveguide 14 which is composed of a plurality of parallel channel waveguides 14a of which set lengths are different from one another, a second slab waveguide 15 and an optical output waveguide 16 are formed with core, and the core is covered with an overclad.
シリコンの基板１１上にアンダークラッドを形成し、その上に、複数の光入力導波路１２、第１のスラブ導波路１３、互いに設定量異なる長さの複数並設されたチャネル導波路１４ａから成るアレイ導波路１４、第２のスラブ導波路１５、光出力導波路１６をコアにより形成し、コアの上をオーバークラッドで覆う。 - 特許庁 - In the imaging optical system barrier 2, at least a part of the surface 4a or 5b, where the aperture part through which light is made to pass when it is at an opening position is formed has a anti-reflection structural body, where structural units having prescribed shape are cyclically arranged in an array state with a pitch smaller than the wavelength of the light that contributes to imaging.
撮像光学系バリア２において、開位置にある場合に光を通過させるための開口部を形成する面４ａまたは５ｂの少なくとも一部は、所定の形状を有する構造単位が撮像に寄与する光の波長よりも小さいピッチで周期的にアレイ状に配列された反射防止構造体を有する。 - 特許庁 - The electro-optical device includes a display electrode (9a) disposed in an image display region (10a) on a TFT array substrate (10), and the pattern portion including at least one of the wiring and circuit element connected to the display electrode directly or through a pixel switching element (30) and provided in the frame region, which defines the periphery of the image display region.
電気光学装置は、ＴＦＴアレイ基板（１０）上に、画像表示領域（１０ａ）に配置された表示用電極（９ａ）と、これに画素スイッチング用素子（３０）を介して又は直接接続されると共に画像表示領域の周囲を規定する額縁領域内に設けられた配線及び回路素子の少なくとも一方からなるパターン部とを備える。 - 特許庁 - This memory comprises an array of cells 110, formed on a substrate capable of storing information bits respectively; interconnection that connects with the magnetic memory cells 110; and conductors 112 and 114 that connect with the magnetic memory cells 110 and the interconnections, and fill-up spaces 116 between the memory cells that adjoin the arrays.
基板上に形成された、それぞれが情報ビットを記憶するように適合されている磁気メモリセル１１０のアレイと、前記磁気メモリセル１１０と連絡している相互接続と、前記磁気メモリセル１１０及び前記相互接続と連絡しており、アレイの隣り合う前記磁気メモリセルの間の空間１１６を充填している導体１１２，１１４とを含むメモリ。 - 特許庁 - The semiconductor memory chip constituting the multi-chip package comprises a cell array, a register having sector information to be erased, an address clock driver generating simultaneously an address clock signal in multi-chip respectively, a counter generating successively addresses, a core driver performing erasing operation for the sector, and a control circuit controlling these components.
マルチチップパッケージを構成する半導体メモリチップは、セルアレイと、消去するセクタ情報を有するレジスタと、マルチチップで同時にアドレスクロック信号を発生するようにするアドレスクロックドライバと、アドレスを順次に発生するカウンタと、該当セクタに対する消去動作を実行するコアドライバと、これら構成要素を制御する制御回路とを含む。 - 特許庁 - The liquid crystal device includes a first substrate including an array element and a color filter formed in the active region, an electrostatic discharge (ESD) circuit formed in the outer region, a pattern spacer formed on the ESD, a second substrate facing the first substrate, and a sealant for attaching the first and the second substrates together.
液晶表示装置は、前記アクティブ領域にアレイ素子とカラーフィルタが形成された第１基板と、前記外郭部に形成された静電気放電(ＥＳＤ)回路及び前記静電気放電回路上に形成されたパターンスペーサと、前記第１基板と対向する第２基板と、前記第１基板と第２基板を合着するシーラントとを含む。 - 特許庁 - In formation of the opening in the first conductive film, a remaining part after the opening in the first conductive film is formed is connected to the second conductive film formed to be electrically connected to an active region on the active region in a semiconductor substrate positioned in a region outside the memory cell array forming region.
第１の導電膜における開口部の形成は、第１の導電膜における開口部形成後の残存部分が、メモリセルアレイ形成領域の外部領域に位置する半導体基板中の活性領域上にて、活性領域と電気的に接続されるように形成された第２の導電膜と接続されるように行なわれる。 - 特許庁 - To provide polynucleotide for detecting a heavy metal-responding gene of nematode, probe for detecting the gene, primer, and DNA micro-array, which are useful for biologically evaluating heavy metal-caused pollution of soil and leachate, and to provide methods for evaluating pollution of soil, leachate and the like by using the nematode.
重金属による土壌および浸出水の汚染を生物学的に評価するために有用な、線虫の重金属応答遺伝子を検出するためのポリヌクレオチド、前記遺伝子の検出用プローブ、プライマー、ＤＮＡマイクロアレイ及び線虫を用いた重金属による土壌および浸出水の汚染を評価する方法等を提供する。 - 特許庁 - The disk array has a disk power source control instruction reception program for receiving an instruction for turning on/off the power source to the disk device from a host, and a disk power source control circuit for turning on/off the power source of the disk device corresponding to a logical unit designated by the computer.
コンピュータは、特定のディスク装置の電源をON／OFFするようディスクアレイに指示するディスク制御指示プログラムを備え、ディスクアレイは、ホストからディスク装置への電源のON／OFF指示を受信するディスク電源制御指示受信プログラムと、コンピュータから指定された論理ユニットに対応するディスク装置の電源をON／OFFするディスク電源制御回路とを備える。 - 特許庁 - In another embodiment, a phased array antenna radiator assembly is disclosed that has: a thermally conductive substrate, a plurality of metal radiating elements bonded to the thermally conductive substrate; a radome supported adjacently to the metal radiating elements; and an electrostatically dissipative adhesive in contact with the radiating elements for bonding the radome to the thermally conductive substrate.
別の実施例においては、熱伝導性基板と、熱伝導性基板に接着される複数の金属放射素子と、金属放射素子に隣接して支持されるレードームと、この放射素子に接触する、レードームを熱伝導性基板に接着するための静電気消散性接着剤とを有するフェーズドアレイアンテナラジエータアセンブリが開示される。 - 特許庁 - This lamp failure detector includes: a data acquisition (DAQ) module 108 sampling voltage signals at different sampling locations along a circuit path formed by serially-connected lamps in one group in the lamp array; and a controller 110 detecting one or more failures in the lamps based on voltage drops of two or more of the lamps.
ランプ欠陥検出装置は、ランプアレイにおける１グループの直列接続ランプによって形成された回路経路に沿った異なるサンプリング場所で電圧信号をサンプリングするデータ取得（ＤＡＱ）モジュール１０８と、該ランプのうちの少なくとも２つの電圧低下に基いて該ランプのうちの１つ以上の欠陥を検出するコントローラ１１０を有する。 - 特許庁 - Each of the plurality of the memory cell arrays has a plurality of word lines each of which corresponds to each of the rows of the memory cells in the memory cell array and connected to the memory cells of the corresponding row, The number of memory cells connected to each of the plurality of cell plate lines is larger than the number of memory cells connected to any of the plurality of word lines.
前記複数のメモリセルアレイは、それぞれ、当該メモリセルアレイの前記複数のメモリセルの各行にそれぞれ対応し、対応する行のメモリセルに接続された複数のワード線を有し、前記複数のセルプレート線のそれぞれに接続されたメモリセルの数は、前記複数のワード線のいずれに接続されたメモリセルの数より大きい。 - 特許庁 - Hence the optical axis of the LED 20 faces the optical center direction of the photographic lens 16 at the periphery of both the longitudinal ends of the LED array 21, the illumination light quantity can be secured across the entire visual field of a CCD camera 14 without any deficiency in the peripheral light quantity (in this case, illumination light quantity in both the width-directional ends of copper foil 50).
ＬＥＤアレイ２１の長手方向両端近傍でＬＥＤ２０の光軸は撮影レンズ１６の光学的中心方向を向くことになるため、周辺光量（この場合は銅箔５０の幅方向両端部の照明光量）が不足することなく、ＣＣＤカメラ１４の視野全域に亘って照明光量を確保することができる。 - 特許庁 - The method includes the step of setting the first input of each full adder circuit to the same fixed value, the step of connecting each respective input bit of the set number of input bits to the second input of a respective one of the full adder circuits, and the step of using the output of the carry chain of the array of the full adder circuits as the result of the logic function.
前記方法は、前記全加算回路のそれぞれの第１の入力を同じ固定値に設定する工程と、前記所定の数の入力ビットをそれぞれ前記全加算回路の第２の入力に接続する工程と、前記全加算回路のアレイからなる桁上げチェーンの出力を前記論理関数の結果として用いる工程とを備える。 - 特許庁 - As a result, the arrangement mode of a linear array is adopted for the arrangement mode of the photodiodes to sufficiently reserve the arrangement area for signal storage sections under the photodiodes, thereby obtaining a configuration suitable for the detection of the optical image information of the high speed phenomenon by increasing the number of signal transfer cells of each signal storage section resulting in increasing the number of consecutively photographed pictures.
その結果、フォトダイオードの側の配置態様を１次元アレイの配置態様として、フォトダイオードの下方へ信号記憶部の配設エリアを十分に確保し、各信号記憶部の信号転送セルの数を多くして連続撮影できる枚数を増やすことで高速現象に対する光学的イメージ情報の検出に好適な構成にできる。 - 特許庁 - To provide an image composing method capable of automatically converting the whole image arrayed two-dimensionally into one-dimensional array so that adjacent images are overlapped, even when an image does not exist on a part of a two-dimensional lattice as a result of arrangement of a photographed image in a two-dimensional lattice shape on a monitor screen.
この発明は、モニタ画面上に撮影画像を２次元格子状に配置した結果、２次元格子の一部に画像が存在しないような場合にも、２次元配列した全画像を、隣接画像間で重なりがあるように、１次元配列に自動変換することができるようにした画像合成方法を提供することを目的とする。 - 特許庁 - To provide a mold BGA(ball grid array) which can correspond to multi-pin design by high integration of a semiconductor element, prevent a bonding wire from being exposed to a sealing resin surface, connect a bonding pad of a semiconductor element and a lead of a lead frame to intersect, and seal an entirety of a semiconductor element with sealing resin even if a TAB tape is used.
半導体素子の高集積化による多ピン化に対応でき、ボンディングワイヤが封止樹脂表面に露出することを防止でき、半導体素子のボンディングパッドとリードフレームのリードとを交差して接続することが出来、ＴＡＢテープを用いても半導体素子の全面を封止樹脂で封止したモールドＢＧＡを提供する。 - 特許庁 - The optical wavelength multiplex signal monitoring apparatus with an array waveguide diffraction grating (AWG) includes, between the input waveguide of AWG and the slab waveguide of input side: an optical splitter; two arm waveguides; an optical mode synthesis coupler; a tapered waveguide; and a heater which adjusts the phase difference between two arm waveguides.
本発明の一実施形態によれば、アレイ導波路回折格子（ＡＷＧ）を備えた光波長多重信号監視装置は、ＡＷＧの入力導波路と入力側のスラブ導波路との間に、光スプリッタと、２つのアーム導波路と、光モード合成カプラと、テーパ導波路と、２つのアーム導波路間の位相差を調整可能としたヒータとを備える。 - 特許庁 - In a reflector 112 by an array antenna, a reflection-type phase shifter is connected to every antenna element, a space feed is executed from a primary radiator 111 toward the arrangement face of the antenna element in a transmission, a transmission signal is sent out, and a reception signal which is sent out from every antenna element is fetched by the primary radiator 111 in a reception.
アレイアンテナによる反射器１１２において、各アンテナ素子に反射型移相器を接続しておき、送信時にアンテナ素子の配列面に向けて一次放射器１１１から空間給電を施して送信信号を送出し、受信時にアンテナ素子それぞれから送出される受信信号を一次放射器１１１で取り込む。 - 特許庁 - Furthermore, the distance between the center lines D of respective nozzle arrays 102 and 103 in the main scanning direction 101 is shifted from integer times of minimum pixel pitch and a liquid drop ejected from each nozzle array is regulated to shoot the lattice point of an image by shifting the driving timing of respective nozzle arrays 102 and 103 in correspondence with the shift from integer times of the minimum pixel pitch.
また、各ノズル列１０２，１０３の中心線間Ｄの主走査方向１０１の距離が最小画素ピッチの整数倍からずれ、最小画素ピッチの整教倍からのずれ量に対応して、各ノズル列１０２，１０３の駆動タイミングをずらすことにより、各ノズル列からの射出液滴が画像の格子点に着弾するように調整する。 - 特許庁 - The memory cell has a variable resistive element and a non-ohmic element laminated in a lamination direction of the memory cell array where the lamination order of the variable resistive element and the non-ohmic element of a memory cell in a given memory cell layer and the lamination order of the variable resistive element and non-ohmic element of a memory cell in another given memory cell layer are the same.
前記メモリセルは、前記メモリセルアレイの積層方向に積層された可変抵抗素子及び非オーミック素子を有し、所定の前記メモリセルレイヤのメモリセルの前記可変抵抗素子及び非オーミック素子の積層順と、他の前記メモリセルレイヤのメモリセルの前記可変抵抗素子及び非オーミック素子の積層順が同じであることを特徴とする。 - 特許庁 - The cooling efficiency of the polarized light generator can be increased by containing a solution in a region formed of a metal frame, a polarized light generating element array and a translucent substrate, further by arranging a difference in level part in contact with the solution on the frame, by efficiently transferring heat of the heated solution to the frame and by radiating the heat from the frame to the outside.
金属製の基枠と偏光発生素子アレイと透光性基板とで形成される領域に溶液を収納し、さらには基枠に溶液と接触する段差部を設け、熱せられた溶液の熱を効率よく基枠に伝え、その基枠から外部に放熱することから、偏光発生装置の冷却効率を高められる。 - 特許庁 - The electrooptic device has on a TFT array substrate (10), a pixel electrode (9a) which is arranged in an image display area (10a), a TFT (202) which is arranged in a peripheral area at the periphery of the image display area to constitute a peripheral circuit, and the protection film (501) which is formed by covering at least part of the peripheral area.
電気光学装置は、ＴＦＴアレイ基板（１０）上に、画像表示領域（１０ａ）に配置された画素電極（９ａ）と、画像表示領域の周辺に位置する周辺領域に配置されており周辺回路を構成するＴＦＴ（２０２）と、周辺領域を少なくとも部分的に覆うように形成された保護膜（５０１）とを備える。 - 特許庁 - This biopolymer analysis chip 1 is equipped with a transparent substrate 17, a solid imaging device 3 formed by arraying double gate transistors 20 in a two-dimensional array shape on the transparent substrate 17, a reflection prevention film 35 formed on the light receiving surface of the solid imaging device 3, and spots 60, 60 scattered in a matrix form on the surface of the reflection prevention film 35.
生体高分子分析チップ１は、透明基板１７と、透明基板１７上においてダブルゲートトランジスタ２０を二次元アレイ状に配列してなる固体撮像デバイス３と、固体撮像デバイス３の受光面上に成膜された反射防止膜３５と、反射防止膜３５の表面上においてマトリクス状に点在したスポット６０，６０，…と、を具備する。 - 特許庁 - In the piezoelectric filter, three pairs of electrodes are disposed adjacent to each other on both sides of a piezoelectric board which is sandwiched therebetween, and a gap between the electrodes and an amount of frequency drop are such that vibration energy is kept under the electrodes and acoustic connection is performed, wherein frequency array is measured for adjustment of a particular electrode and the frequencies of the three waves are matched to calculated frequencies.
圧電板を挟んで両面に３対の電極を並べて近接配置し、該電極間隙及び周波数低下量は電極下に振動エネルギが閉じこもり、且つ音響的に結合するような構成とし、周波数配列を測り特定の電極の質量を調整して三波の周波数を算出された周波数に一致させる。 - 特許庁 - A fused protein comprising an antibody binding domain and a tag array consisting of 10 to 120 amino acids with the adsorption coefficient of the fused protein with respect to the resinous carrier being greater than 2, a carrier for capturing an antibody with the fused protein immobilized thereon, and a carrier with an antibody immobilized thereon constituted of the carrier for capturing an antibody with an antibody highly densely integrated thereon, are disclosed.
本発明は、抗体結合性ドメインと、１０〜１２０個のアミノ酸からなるタグ配列とを含む融合タンパク質であって、この融合タンパク質の樹脂製担体に対する吸着係数が２よりも大きい、融合タンパク質と、これを固定化した抗体捕捉担体と、この抗体捕捉担体に抗体が高密度に集積化された抗体固定担体である。 - 特許庁 - The lens component 10 comprises microlenses 11, located corresponding to a plurality of light sources 31 arranged in an array shape, respectively collimates light rays emitted from the respective light sources 31, thereafter condenses the light rays and connects the condensed light rays to other light-transmitting component 33, wherein a light-shielding plate 18 which shields the light, made incident from other light sources, is disposed between the microlenses 11.
アレイ状に配置された複数の光源３１に対応して配置されたマイクロレンズ１１からなり、各光源３１から出射された光をそれぞれコリメートした後集光させて他の光伝送部品３３に結合させるレンズ部品１０において、マイクロレンズ１１間に他の光源から入射する光を遮断する光遮蔽板１８を設けた。 - 特許庁 - The optical input waveguide 12, a first slab waveguide 13, an array- waveguide 14 comprising channel waveguides 14a which are different in length and arranged in parallel each other, a second slab waveguide 15, and an optical output waveguides 16, which are arranged in parallel, are connected in order to form a waveguide-forming part 10 on a substrate 11.
光入力導波路１２と、第１のスラブ導波路１３と、互いに異なる長さの複数の並設したチャネル導波路１４ａからなるアレイ導波路１４と、第２のスラブ導波路１５と、複数の並設した光出力導波路１６とを順に接続してなる導波路形成部１０を基板１１上に形成する。 - 特許庁 - The three-dimensional regular array porous body is a so-called inverse oval structure obtained by forming a close-packed structure with a number of fine particles, thereafter filling a void with a substance comprised of a material different from the fine particles, solidifying the substance and then selectively removing the fine particles to leave an area occupied with the fine particles as a void.
三次元規則配列多孔体は、多数の微粒子による最密充填構造体を形成した後に、前記微粒子とは異なる材料からなる物質を空隙に充填して固化し、その後、微粒子を選択的に除去することによって、該微粒子の占めていた領域が空隙として残された構造のいわゆるインバースオパール構造体である。 - 特許庁 - In this case, the disk array controller 100 discriminates a RAID area (host protection area B) arranged in the HPA from a non-RAID area (host protection area A), manages them, and performs RAID control with respect to the RAID area in the HPA by an RAID level which is independently set from the RAID level of the user area.
その際、ディスクアレイ制御装置１００は、ＨＰＡ上に設けられたＲＡＩＤ領域（ホスト保護領域Ｂ）と非ＲＡＩＤ領域（ホスト保護領域Ａ）を弁別して管理し、ＨＰＡ上のＲＡＩＤ領域に対して、ユーザ領域のＲＡＩＤレベルとは別個に設定されたＲＡＩＤレベルによりＲＡＩＤ制御を実行する。 - 特許庁 - In the array substrate for fringe field switching mode liquid crystal display devices, each of many openings has a major axis parallel with a data line and a minor axis parallel with a gate line, and a center portion of each opening overlaps a pixel electrode, and at least one end of short-side faces along the major axis of each opening protrudes beyond the pixel electrode.
本発明のフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板は、多数の開口部各々は、データ配線に平行な長軸とゲート配線に平行な短軸を有し、各開口部の中央部は、画素電極と重なって、各開口部の長軸の短側面の少なくとも一端は、画素電極の外側へと突出されることを特徴とする。 - 特許庁 - Scan data inversion by a pixel array designating means 7, data selection for multi-path by an image selection designating means 5, multi-path data packing and overlap processing by a logical arithmetic means 4 are combined with respect to image data read from a memory 20 so that scan data generation for an ink jet head can be quickly and flexibly executed by hardware.
メモリ２０から読み出した画像データに対して、画素配列指定手段７によるスキャンデータ反転、画素選択指定手段５によるマルチパス用データ選択、マルチパスデータパッキング、論理演算手段４によるオーバーラップ処理を組み合わせることでインクジェットヘッド用のスキャンデータ生成をハードウェアで高速、かつ、柔軟に行うことができる。 - 特許庁 - To provide a data rewriting method improving deterioration in write and erasing speed when continuously rewriting data of a cross point type memory cell array of a variable resistance element of which the electric resistance is varied by applying electric stress, control of a resistance value of the variable resistance element after write and erasure is facilitated, and high reliability can be attained.
電気的ストレスの印加により電気抵抗が変化する可変抵抗素子のクロスポイント型メモリセルアレイのデータを連続的に書き換える場合の書き込み及び消去速度の劣化を改善し、書き込み及び消去後の可変抵抗素子の抵抗値の制御を容易化し、高い信頼性を実現可能なデータ書き換え方法を提供する。 - 特許庁 - In a memory system of an overlaid system, respective memory cell arrays are activated independently of other memory cell arrays, further, delay of read-out speed by activation of a memory cell array and reset/pre- charge is not caused at the time of read-out between different memory cell arrays by keeping an activation state of respective memory cell arrays.
オーバーレイド方式のメモリシステムにおいて、それぞれのメモリセルアレイを他のメモリセルアレイとは無関係に活性化し、さらに、それぞれのメモリセルアレイの活性化状態を維持させることにより、異なるメモリセルアレイ間での読み出し時に、メモリセルアレイの活性化、リセット・プリチャージによる読み出し速度の遅延を生じないメモリシステムを提供するものである。 - 特許庁 - Pixels acquiring a normal image and pixels for three-dimensional measurement or an ID recognition are independently set, read with different frame rates respectively, and processed by different signal processing circuits within the pixel array of a CMOS image sensor, thereby enabling a normal taken image (natural image) and three-dimensional information or ID information to be simultaneously acquired.
ＣＭＯＳイメージセンサの画素アレイ部内で、通常の画像を取得する画素と、３次元計測もしくはＩＤ認識用の画素を区別して設定し、それらを異なるフレームレートで読み出すとともに、異なる信号処理回路にて処理することにより、通常の撮像画像（自然画像）と、３次元情報やＩＤ情報の同時取得を行なうようにした。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
