「Array」を含む例文一覧(31490)
＜前へ 1 2 .... 617 618 619 620 621 622 623 624 625 .... 629 630 次へ＞- The liquid ejector comprising a head 11 juxtaposed with a plurality of liquid ejecting parts (N-1, N, N+1, ...) each having nozzles and capable of deflecting a liquid drop being ejected from the nozzle of each liquid ejecting part in a plurality of directions forms a pixel array or a pixel by ejecting liquid drops from at least two liquid ejecting parts located in the neighborhood in different directions.
ノズルを有する液体吐出部（Ｎ−１、Ｎ、・・）を複数並設したヘッド１１を備える液体吐出装置であって、各液体吐出部のノズルから吐出される液滴の吐出方向を複数の方向に偏向可能であり、近隣に位置する少なくとも２つの異なる液体吐出部からそれぞれ異なる方向に液滴を吐出させて、画素列又は画素を形成する。 - 特許庁 - This disk array device, on which a plurality of physical disks are mounted, is provided with: a response time measuring means for measuring a response time to access to each physical disk; and a performance deterioration determination means for determining the deterioration of the performance of the specific physical disk based on the response time of each physical disk and the response time of the specific physical disk among the plurality of physical disks.
複数の物理ディスクを装備したディスクアレイ装置であって、各物理ディスクへのアクセスに対する応答時間をそれぞれ計測する応答時間計測手段と、各物理ディスクの応答時間と、複数の物理ディスクのうち特定の物理ディスクの応答時間とに基づいて、当該特定の物理ディスクの性能劣化を判断する性能劣化判断手段と、を備えた。 - 特許庁 - The microlens array is manufactured by using a density distributed mask, in which each individual unit lens of the density distributed mask is divided by virtual concentric gradation boundary circles formed from the center of the unit lens pattern, and in each annular region of the unit lens, a rhombic light-shielding pattern having a dimension in accordance with the corresponding gradation is positioned at a grid point which is an intersection of virtual vertical and horizontal grids.
濃度分布マスクの個々の単位レンズのパターンの中心から同心円状に形成した仮想的な階調境界円により分割された単位レンズの環状領域毎に、階調に応じた寸法の菱形の遮光パターンを、仮想的な縦横の格子の交点の格子点の位置に設置した濃度分布マスクを用いてマイクロレンズアレイを製造する。 - 特許庁 - To reduce the number of PEPs, improve throughput, and reduce the cost by simultaneously implanting impurities into a capacity region and each region of the source and drain of each N-type and P-type TFT, by utilizing features that an original impurity conductivity-type stays even if an opposing impurity is implanted into an already implanted impurity region in the manufacturing process of a TFT array.
ＴＦＴアレイの製造過程にあって、既に注入済の不純物領域に、後から相対する不純物を注入しても、元の不純物導電型のままであるという特徴を生かして、容量領域とＮ型、Ｐ型の各ＴＦＴのソース、ドレインの各領域の不純物注入を同時に行うようにしてＰＥＰ数を低減し、スループットを向上し併せてコストを低減する。 - 特許庁 - Furthermore, it has a plurality of partial wires formed of a plurality of conductive films placed on mutually different layers via an interlayer insulating film respectively and mutually electrically connected, and it is equipped with an image signal line, including a portion wired in a direction along an edge of a pixel array region with the plurality of pixel portions aligned thereon, to supply image signals to the plurality of data lines.
更に、層間絶縁膜を介して相異なる層に位置する複数の導電膜から夫々形成されると共に互いに電気的に接続された複数の部分配線を有しており、複数の画素部が配列された画素アレイ領域の一辺に沿った方向に配線された部分を含む、複数のデータ線に画像信号を供給するための画像信号線を備える。 - 特許庁 - In such a solar cell array 1, since the rain water, which rains down on the solar cell module 10 and will flaw from an arbitrary position of the solar cell module 10 towards the frame 20 due to an operation of a surface tension on the solar cell module 10, falls off by the time reaching the frame 20, the rainwater is prevented from flowing from the solar cell module 10 to the frame 20.
このような太陽電池アレイ１では、太陽電池モジュール１０上に降り注ぎ、太陽電池モジュール１０における表面張力の作用によって太陽電池モジュール１０の任意の位置から架台２０に向けて流れようとする雨水が、架台２０に達するまでに落下するため、雨水が太陽電池モジュール１０から架台２０に流れることが抑制される。 - 特許庁 - This device provides a designed array of the heat transfer tubes and pipelines of a heat storage coil assembly by maintaining a heat storage fluid at almost a desired outlet temperature even in a state where designed ice is formed or excessive blocks of ice are formed by forming at least several vertical passages between adjacent pipelines or pipeline pairs which become the passages of a heat storage medium flowing through a cooling coil.
本発明は、冷却コイルを通る蓄熱流体の通路となる隣接する管路又は管路対の間に少なくともいくつかの垂直な通路を形成して、設計氷形成状態又は過剰氷塊形成状態でもほぼ所望の出口温度に蓄熱流体を保持して、蓄熱コイルアセンブリの伝熱管及び管路の設計された配列を提供する。 - 特許庁 - In the charged particle beam lens array 500 provided with an electrode for acceleration, an electrode for deceleration and a reference electrode, having a plurality of openings 528 arrayed in the shape of matrix respectively and which are laminated in the direction of optical axis of the charged particle beam, a spacer 521 consisting of an insulator is arranged at least between either ones of the electrode for acceleration, the electrode for deceleration and the reference electrode.
マトリクス状に配列した複数の開口５２８をそれぞれに有する加速用電極と減速用電極と基準電極とを荷電粒子線の光軸方向に積層して備える荷電粒子線レンズアレイ５００において、前記加速用電極と前記減速用電極と前記基準電極との少なくとも何れかの間に絶縁体からなるスペーサ５２１を配設する。 - 特許庁 - The semiconductor storage device includes: a memory cell array 11 composed of memory cells 21 arranged in a matrix; an X decoder 12 providing a prescribed voltage to gate terminals of the memory cells 21; a Y decoder 13 providing a prescribed voltage to source and drain terminals of the memory cells 21; and a BIST module performing the test by providing a signal to the X decoder 12 and the Y decoder 13.
半導体記憶装置は、マトリックス状に配置されたメモリセル２１から構成されるメモリセルアレイ１１と、メモリセル２１のゲート端子を所定の電圧とするＸデコーダ１２と、メモリセル２１のソース端子及びドレイン端子を所定の電圧とするＹデコーダ１３と、Ｘデコーダ１２及びＹデコーダ１３に信号を与えて試験を行なうＢＩＳＴモジュールを有している。 - 特許庁 - To provide a prober device capable of forming a vertical type probe assembly into a multi-array structure and capable of solving a thermal expansion problem and a signal wire problem, to allow a probing test or a burn-in test concurrently and collectively in a plurality of chips, when inspecting characteristics of a circuit for a highly dense semiconductor chip or the like, and the probe assembly used therefor.
本発明は、高密度化される半導体チップなどの回路の特性を検査するにあたり、複数のチップに対し一括して同時にプロービングテスト或いはバーンインテストができるように、垂直型プローブ組立体をマルチ配列構造とするとともに熱膨張問題及び信号配線問題を解決したプローバ装置及びこれに用いるプローブ組立体を提供する。 - 特許庁 - A byte memory cell which constitutes a memory cell array is a semiconductor memory device, which forms a 1-byte memory transistor, arranged long in one direction and of which each junction region and channel region are formed in an active region, and a byte-selecting transistor which is formed in the active region and of which each junction region is directly connected to each junction region of the 1-byte memory transistor.
メモリセルアレイを構成するバイトメモリセルは、一方向に長く配列されて活性領域にそれぞれの接合領域及びチャンネル領域が形成されている１バイトメモリトランジスタと、活性領域に形成されており、接合領域が１バイトメモリトランジスタにそれぞれの接合領域と直接連結されているバイト選択トランジスタとを含む半導体メモリ装置である。 - 特許庁 - The inkjet head 4 comprises an inkjet head chip 41 having a nozzle array 42a arranged with ink ejection openings 42 on the forward end face 41a, a manifold 48 bonded to the side part of the inkjet head chip and introducing ink thereto, a housing frame 53 for containing the manifold, and an ink heater 49 for heating ink in the manifold through the manifold between the manifold and the housing frame.
先端面４１ａにインク吐出口４２が並んだノズル列４２ａを有するインクジェットヘッドチップ４１と、インクジェットヘッドチップの側部に接着固定されインクジェットヘッドチップにインクを導くマニホールド４８と、マニホールドを収納する筐体フレーム５３と、マニホールドと筐体フレームの間において、マニホールドを介してマニホールド内部のインクを加熱するインクヒータ４９と、を備えるインクジェットヘッド４である。 - 特許庁 - The array substrate 100 comprises an organic EL element 40 that is constructed of a first electrode 60 that is arranged in matrix-form and formed in a separated island shape for each picture element, a second electrode 66 that is arranged opposed to the first electrode 60 and formed in common for all picture elements, and a luminous layer 64 that is held between the first electrode 60 and the second electrode 66.
アレイ基板１００は、マトリクス状に配置された画素毎に独立島状に形成された第１電極６０と、第１電極６０に対向して配置され全画素に共通に形成された第２電極６６と、第１電極６０と第２電極６６との間に保持された発光層６４と、によって構成された有機ＥＬ素子４０を備えている。 - 特許庁 - The optical modulator has an optical waveguide 2 extending along a certain surface, a first optical guide part (the array of pits 9) regulating propagation of an optical wave in a direction parallel to the surface and a second optical guide part (a part other than a high refractive index layer 11 in a substrate 1) regulating the propagation of the optical wave in a direction vertical to the surface.
本発明の光変調素子は、ある面に沿って延びる光導波路２と、光波の伝搬を前記面に平行な方向において規制する第１光ガイド部（ピット９のアレイ）と、光波の伝搬を前記面に垂直な方向において規制する第２光ガイド部（基板１における高屈折率層１１以外の部分）とを有する光変調素子である。 - 特許庁 - In a process for connecting an electrode pad 2 of the recording element substrate 1a, 1b to each inner lead 23 by single point bonding system, a half-cut 24 for distributing/relaxing deformation of the base film 21 due to thermal expansion is provided in the periphery of the inner lead array in order to prevent each inner lead 23 from being connected under bending state.
記録素子基板１ａ、１ｂの電極パッド２を各インナーリード２３にシングルポイントボンディング方式等によって接続する工程において、ベースフィルム２１が加熱されて熱膨張し、各インナーリード２３が曲がった状態で接続されるのを防ぐため、熱膨張によるベースフィルム２１の変形を分散緩和するハーフカット状の切り込み２４をインナーリード列の周囲に設ける。 - 特許庁 - The storage part 3 is provided with: storage circuits 4-7 each including a one-time PROM cell array; a selection circuit 8 for selecting one of storage circuit from among the storage circuits 4-7 corresponding to selection signals inputted from the outside and outputting an operation instruction signal instructing to perform an operation to the selected storage circuit; a control circuit 9; and a high voltage circuit 10.
記憶部３は、ワンタイムＰＲＯＭセルアレイを各々が含む記憶回路４〜７と、外部から入力される選択信号に応じて、記憶回路４〜７の中から１個の記憶回路を選択し、選択された記憶回路に対して動作するように指示する動作指示信号を出力する選択回路８と、制御回路９と、高電圧回路１０とを具備する。 - 特許庁 - Of the 1st lens array 40, the size of a small lens 42a which is arranged on the outer peripheral side is set smaller than that of a small lens 42c arranged on the center side so that light irradiated areas formed with the pieces of partial light beam flux emitted by the small lenses 42a and 42b are nearly as large as each other within a specific error range.
第１のレンズアレイ４０において、複数の小レンズ４２ａ，４２ｃから射出される複数の部分光線束によって形成される光照射領域のそれぞれが、所定の誤差範囲内でほぼ同じ大きさとなるように、外周側に配置される小レンズ４２ａの大きさが、中央側に配置される小レンズ４２ｃの大きさよりも小さく設定されている。 - 特許庁 - The light emitting element array 100 comprises a plurality of blocks 101, 102,... each comprising a plurality of light emitting element groups 101-1, 101-2,..., arranged such that the light emitting elements included in each light emitting element group have some amount of displacement in the direction orthogonal to the arranging direction wherein the inclining direction of displacement of adjacent blocks is reversed.
複数の発光素子群１０１−１、１０１−２‥からなるブロック１０１、１０２‥を複数配列し、各発光素子群に含まれる発光素子が配列方向と直交する方向に互いにある変位量を持つように配設した発光素子アレイ１００において、前記複数のブロックのうち隣接するブロックの上記変位の傾き方向が互いに逆方向になるようにした。 - 特許庁 - To make it easy to discriminate cores by preventing an array of many secondary coated optical fibers 18 exposed at a cable terminal from being disordered in a closure for connecting optical cables 10A and 10B which is constituted by providing a fibrous inclusion around many secondary single-core coated optical fibers 18 (or ribbon coated optical fiber core), providing a press winding around its outer circumference, and sheathing the outer circumference.
多数の単心光ファイバ心線18（又はテープ状光ファイバ心線）の周囲に繊維状の介在物を設け、その外周に押え巻を施し、その外周にシースを施してなる光ケーブル10Ａ、10Ｂを接続するためのクロージャにおいて、ケーブル端末に露出させた多数の光ファイバ心線18の配列が乱れるのを防止し、心線識別を容易にする。 - 特許庁 - A transfer control circuit 152 reads image element data from a selected pattern image data area in a CGROM 142 according to a selected pattern read command, writes them in the selected pattern data buffer 155A of a VRAM 155, also reads image element data from a common pattern image data area in the CGROM 142 according to a common pattern read command and writes them in a pattern array data buffer 155B.
転送制御回路１５２は、選択図柄読出コマンドに応じてＣＧＲＯＭ１４２における選択図柄画像データエリアから画像要素データを読み出して、ＶＲＡＭ１５５の選択図柄データバッファ１５５Ａに書き込む一方で、共通図柄読出コマンドに応じてＣＧＲＯＭ１４２における共通図柄画像データエリアから画像要素データを読み出して、図柄配列データバッファ１５５Ｂに書き込む。 - 特許庁 - Connection terminals 11A, 11B for wires on the array substrate AR are provided and effective resistance detecting terminals 13A, 13B for detecting connection resistance between the terminal electrodes 6A, 6B of the IC chip 6 connected to these connection terminals 11A, 11B are also provided for a pair of terminal electrodes 6A, 6B having identical potential and having been electrically connected in the IC chip 6.
ＩＣチップ６内部で電気的に接続される同一の電位を有する一対の端子電極６Ａ，６Ｂに対応して、アレイ基板ＡＲ上の配線の接続端子１１Ａ，１１Ｂが設けられ、これら接続端子１１Ａ，１１Ｂと接続されてＩＣチップ６の端子電極６Ａ，６Ｂ間の接続抵抗を検出するための実効抵抗検出端子１３Ａ，１３Ｂが設けられている。 - 特許庁 - A multiplication array 3 in m * n bit configuration performs fixed point multiplication by inputting all the bits of first m bit fixed point data (D1) and the lower n bits of second m bit fixed point data (D2), and calculates two intermediate products N1 and N2 for acquiring the multiplication result of m+n-1 bits, and outputs those intermediate products N1 and N2.
ｍ＊ｎビット構成の乗算アレイ３は、固定小数点乗算時に、第１のｍビット固定小数点データ（Ｄ１）の全ビットおよび第２のｍビット固定小数点データ（Ｄ２）の下位ｎビットを入力として乗算を行い、ｍ＋ｎ−１ビットの乗算結果を得るための２個の中間積Ｎ１およびＮ２を算出し、当該中間積Ｎ１およびＮ２を出力する。 - 特許庁 - The combustor liner (24) manufacturing method includes a step for forming a plurality of the inclined strips (40) arranged in the form of the array around the outer surface (26) on the outer surface (26) of the combustor liner (24), and in which each is arranged at intervals to form the vortex in the cooling air longitudinally flowing along the outer surface (26) of the combustor liner (24).
燃焼器ライナ（２４）を製作する方法は、燃焼器ライナ（２４）の外表面（２６）上に該外表面（２６）の周りのアレイの形態で配置され、その各々が燃焼器ライナ（２４）の外表面（２６）にわたって長手方向に流れる冷却空気内に渦を形成するように間隔を置いて配置された複数の傾斜ストリップ（４０）を形成する段階を含む。 - 特許庁 - The three-dimensional coded image forming device comprises a three-dimensional code generating means which encodes document identification information for identifying a document 901 with the help of an array pattern of a three-dimensional code 902 having height information and a three-dimensional coded image output means for generating the three-dimensional code formed by the three-dimensional code generating means, on a sheet.
高さ情報を有する立体符号９０２の配列パターンにより文書９０１を識別するための文書識別情報をコード化する立体コード生成手段と、前記立体コード生成手段により形成した立体コードを用紙に生成する立体コード画像出力手段とを有することを特徴とする立体コード画像形成装置を提供する。 - 特許庁 - A memory cell array region 210 has a plurality of control gate lines 106A and 106B formed by connecting the control gates of memory cells 100 arranged in the first direction A along the first direction A, and sub- control gate lines CG extending along the first direction A in the upper layer of the plurality of control gate lines and are equal, in number, to one half of the control gate lines.
メモリセルアレイ領域２１０は、第１の方向Ａに沿って配列された各列のメモリセル１００の各々のコントロールゲートを、第１の方向Ａに沿って接続して形成される複数のコントロールゲート線１０６Ａ，１０６Ｂと、複数のコントロールゲート線の上層にて前記第１の方向Ａに沿って延び、複数のコントロールゲート線の半数のサブコントロールゲート線ＣＧとを有する。 - 特許庁 - Relating to a memory control device 1 provided with a word line selecting information storing section arranged between a memory cell array 9 and a row decoder 33, a column selecting information storing section 17 arranged between a column selector 39 and a column decoder 37, and a control circuit 19, each selecting information storing section 11, 17 is constituted of sift registers including a selector 23 and a flip-flop 21.
メモリアレイ９とロウデコーダ３３との間に介装されたワード線選択情報記憶部１１と、カラムセレクタ３９とカラムデコーダ３７との間に介装されたカラム選択情報記憶部１７と、制御回路１９とを備えるメモリ制御装置１において、セレクタ２３とフリップフロップ２１とを含むシフトレジスタで各選択情報記憶部１１，１７を構成する。 - 特許庁 - Furthermore, since a plurality of element lenses 23a constituting the first lens array 23 have a difference of power between in the direction X and in the direction Y so as to cancel the difference of the light condensed state of the light source device 10, the luminous flux emitted from the first and the second lens arrays 23 and 24 enters a superposing lens 25 or the like in an appropriate convergent state or divergent state.
さらに、第１レンズアレイ２３を構成する複数の要素レンズ２３ａが、光源装置１０の集光状態の差を相殺する傾向となるようにがＸ方向とＹ方向とでパワーの差を有するので、第１及び第２レンズアレイ２３，２４から射出された光束が、適切な収束状態又は発散状態で重畳レンズ２５等に入射することになる。 - 特許庁 - The traveling object detection device is provided with: infrared sensors 12a and 12b as pyroelectric infrared sensors having a plurality of pyroelectric elements Ra to Re and La to Le arranged like an array; and a traveling support ECU 11 for determining presence of a traveling object around a vehicle 2 by comparing a moving average value based on either the difference or ratio of the outputs of adjacent pyroelectric elements with a threshold for moving average.
アレイ状に複数配列された焦電素子Ｒａ〜Ｒｅ・Ｌａ〜Ｌｅを有する焦電型赤外線センサである赤外線センサ１２ａ・１２ｂと、隣接する焦電素子間の出力の差および比のうちのいずれかに基づく移動平均値を移動平均用閾値と比較することによって車両２の周辺の移動体の有無を判定する走行支援ＥＣＵ１１と、を備える。 - 特許庁 - A light-emitting element array chip 1 is constituted including n pieces of thyristors S for switch (n: an integer of ≥2), n pieces of control signal transmission lines GH connected individually to N gate electrodes (d) of the thyristors S for switch, and a plurality of thyristors T for light emission having N gate electrodes (b) connected to one of the n pieces of control signal transmission lines GH.
ｎ（ｎは２以上の整数）個のスイッチ用サイリスタＳと、前記スイッチ用サイリスタＳのＮゲート電極ｄに個別に接続されるｎ本の制御信号伝送路ＧＨと、前記ｎ本の制御信号伝送路ＧＨのうちのいずれか１つとＮゲート電極ｂが接続される複数の発光用サイリスタＴとを含んで発光素子アレイチップ１を構成する。 - 特許庁 - In addition, since automatic layout is performed such that the length of the direction of the longer edge which a printed picture occupies on the paper 60 may be minimized in accordance with the size of the printed picture, it is possible to array at least one printed pictures on the paper 60 and printing again by putting this paper 60 upside down, after arraying at least one printing picture on the paper 60 and printing.
さらに、印刷画像サイズに応じて印刷画像が印刷用紙６０に占める長辺方向の長さが最小となるように自動レイアウトを実行しているので、１以上の印刷画像を印刷用紙６０に配列し印刷した後、この印刷用紙の天地を逆にして、再度１以上の印刷画像を印刷用紙６０に配列し印刷することができる。 - 特許庁 - When a TFT array substrate is irradiated only once with laser light having a wavelength of 0-355 nm, a pulse width of 5-200 nsec and an energy in the range of 0.16-0.6 mJ/mm^2, only the pixel electrode 5 can be cut off selectively without having any effect on the underlying gate line 1, source line 3, TFT 6 and common capacitive line 2.
また、波長が０を超え３５５ｎｍ以下、パルス幅が５〜２００ｎｓｅｃ、エネルギーが０．１６〜０．６ｍＪ／ｍｍ^2の範囲であるレーザー光を１回のみ照射するようにすると、画素電極５の下に存在するゲート配線１、ソース配線３、ＴＦＴ６および共通容量配線２に影響を与えることなく、画素電極５のみを選択的に切断しやすい。 - 特許庁 - Signals transmitted through a single carrier are converted into a frequency domain signals through a FFT unit 204, a difference between array output signals and reference signals in a frequency domain is obtained for each frequency through an adder 209, an LMS (Least Mean Square Error) weight control unit 206 updates the weight of the antennas for each frequency using the difference obtained through the adder 209 and resting on the basis of the normalized LMS.
シングルキャリア伝送された信号をＦＦＴ部２０４が周波数領域信号に変換し、周波数領域においてアレー出力信号と参照信号との差分を加算器２０９において周波数毎に求め、ＬＭＳウェイト制御部２０６では、加算器２０９によって求めた差分を用いて、正規化ＬＭＳに基づいて、周波数毎にアンテナ重みを更新する。 - 特許庁 - The memory is provided with an n-type impurity area 14 formed in a memory cell array area on the upper surface of a p-type silicon substrate 13 and functioning as the cathode of a diode 10 included in a memory cell 9, and a plurality of p-type impurity areas 15 formed on the surface of the n-type impurity area 14 at prescribed intervals and functioning as the anode of the diode 10.
このメモリは、ｐ型シリコン基板１３の上面のメモリセルアレイ領域に形成され、メモリセル９に含まれるダイオード１０のカソードとして機能するｎ型不純物領域１４と、ｎ型不純物領域１４の表面に所定の間隔を隔てて複数形成され、ダイオード１０のアノードとして機能するｐ型不純物領域１５とを備えている。 - 特許庁 - The light emitting chip further includes: a permission signal setting part 170 for setting a second permission signal φE2 inverted from a first permission signal φE1; and a lighting signal setting part 160 for setting the potential of a first lighting signal φI1 or a second lighting signal φ in response to a first transfer signal φ1 or a second transfer signal φ2 which drives the transfer thyristor array.
さらに、第１許可信号φＥ１に対して、反転した第２許可信号φＥ２を設定する許可信号設定部１７０、および転送サイリスタ列を駆動する第１転送信号φ１または第２転送信号φ２に応じて、第１点灯信号φＩ１または第２点灯信号φの電位を設定する点灯信号設定部１６０を備える。 - 特許庁 - That said, there may admittedly be a range of views regarding the ethicality of his act. Back then, the incumbent Minister for Financial Services was former Minister Takenaka and the Commissioner was former Commissioner Takagi, and I think that the point you just raised may emerge as an issue again later on, depending on how an array of civil and criminal responsibilities will be pursued.
ただ、やはり道義的にどうであったかということについては、いろいろなお考えがあろうかと思います。当時の金融担当大臣は竹中大臣であり、長官は高木長官であったわけでありますが、今ご指摘のような点については、場合によっては今後、民事、刑事のさまざまな責任が問われる中で、また問題提起される可能性もあるとは思っております。 - 金融庁 - In a semiconductor device where a large-scale pixel array is made by planarly laminating plural sheets of semiconductor chips 16 having pixel arrays which is manufactured using semiconductor films made on insulating substrates 11 for the semiconductor film near the boundary face of the above lamination, the treatment of inactivating the property of the semiconductor is applied to it before the semiconductor chip 15 is cut out.
絶縁基板上に形成された半導体薄膜を用いて製造した画素アレーを有する半導体チップを複数枚平面的に貼合せて大規模画素アレーを形成する半導体装置において、前記貼合せ境界面近傍の半導体薄膜は、前記半導体チップが切出される前に前記半導体の性質を不活性化する処理が施されていることを特徴とする。 - 特許庁 - An array waveguide grating 101 consists of one or a plurality of input waveguides 103, a plurality of output waveguides 104, one or a plurality of wavelength correction output waveguides 105 which are arranged adjacent to the output waveguides 104, channel waveguide arrays 107, an input side slab waveguide 108 and an output side slab waveguide 109.
アレイ導波路格子１０１は、１本または複数本の入力導波路１０３と、複数本の出力導波路１０４と、出力導波路１０４と隣接して配置された１または複数の波長補正用出力導波路１０５と、チャネル導波路アレイ１０７と、入力側スラブ導波路１０８と、出力側スラブ導波路１０９とによって構成されている。 - 特許庁 - The present invention relates to an information adding apparatus which adds information such as an advertisement to a photographed image, comprising: a detection means for detecting attitude information corresponding to whether the image is photographed in a longitudinally camera holding state or in a laterally holding state; and a control means for determining layout to array the image and the information on the basis of the attitude information.
撮影された画像に広告等の情報を付加する情報付加装置で、前記画像がカメラの保持状態が縦位置で撮影されたか又は横位置で撮影されたかに相当する姿勢情報を検知するする検知手段と、前記姿勢情報に基づいて前記画像と前記情報とを配列するレイアウトを決定する制御手段を備えた情報付加装置。 - 特許庁 - The erasion operation control device 10 of a flash memory is provided with a common discharge circuit section 20 connecting electrically and directly at least one out of a source part CSL, a drain part CBL, and a substrate part CWL constituting respective cell MC00-MCmn constituting a cell array 9 of a flash memory circuit, and a gate part WL during erasion operation in the flash memory.
フラッシュメモリ回路のセルアレイ９を構成するそれぞれのセルＭＣ００〜ＭＣｍｎを構成するソース部ＣＳＬ、ドレイン部ＣＢＬ及び基板部ＣＷＬの少なくとも一つと、ゲート部ＷＬとを当該フラッシュメモリに於ける消去動作中に電気的に直接接続させる共通放電回路部２０が設けられているフラッシュメモリの消去動作制御装置１０。 - 特許庁 - This two-dimensional array machining device is provided with a main spindle fixing the workpiece to its end and rotating controllably a rotating angle, a moving mechanisms attached to except for the main spindle and moving the workpiece in two directions orthogonal to the axial direction of the rotary shaft of the main spindle, and a machining means relatively moving to the rotary shaft of the main spindle and machining the workpiece.
本発明の２次元アレイ加工装置は、加工物を端部に固定し、回転角度の制御可能な回転する主軸と、主軸外に取り付けられ、主軸の回転軸の軸方向に対して直交する２方向に加工物を移動させる移動機構と、主軸の回転軸に対して相対的に移動し、加工物の加工を行う加工手段とを有する。 - 特許庁 - According to the configuration of a liquid crystal device 1, since a heating process or an ultraviolet applying process for adhering a dustproof glass to a TFT array substrate 10 or the like can be eliminated by a part without including the dustproof glass, the heating process or the ultraviolet applying process for curing an adhesive layer can be reduced as compared with a case of manufacturing a liquid crystal device 100.
液晶装置１の構成によれば、防塵ガラスを含まない分、防塵ガラスをＴＦＴアレイ基板１０等に接着するための加熱工程、或いは紫外線照射工程をなくすことができるため、液晶装置１００を製造する場合に比べて接着層を硬化させるための加熱工程或いは紫外線照射工程を減らすことが可能である。 - 特許庁 - An oxide layer 23 is formed on the surface of a flat board 22 formed by stainless steel plate, and a bar code 32 having an array state corresponding to designated information related to a gas meter 2 is formed in a data signal display area 33 by a total reflection surface 24 totally reflecting light and an irregular reflection surface 25 irregularly reflecting light on the surface of the oxide layer 23.
ステンレス鋼板から成る平坦状基板２２の表面に酸化層２３を形成し、この酸化層２３の表面にデータ信号表示領域３３に、光を全反射する全反射面２４および光を乱反射する乱反射面２５によって、前記ガスメータ２に関連する所定情報に対応する配列状態を有するバーコード３２を形成する。 - 特許庁 - Outer connection solder balls 9 are arranged in an array on lands 8, a wiring separate part 7 formed as separated from the base film 2 is provided to the leading wiring 3 or the S-shaped inner leads 4, and the S-shaped inner leads 4 and chip electrodes 12 are connected together and sealed up with insulating epoxy resin sealing agent 13 for the formation of a BGA package.
複数のランド８には外部接続用のはんだボール９が整列され、引き回し配線３または複数のＳ字状インナーリード４には、ベースフィルム２から剥離して形成された配線剥離部７を有し、複数のＳ字状インナーリード４と複数のチップ電極１２は接続されて絶縁性のエポキシ樹脂などの封止剤１３によって密封されＢＧＡパッケージが構成される。 - 特許庁 - Photons from a route different in the photon emitted amount is detected for each portion in a plurality of segments constituting the path, by an integrated circuit (IC) 68 provided with a photosensor array 100, comprising a reference cell in a line 102 and a subrange cell 106 in a line 104, and including one or a plurality of pairs, comprising the reference cell and the subrange cell 106 in the vicinity thereof.
その部位毎に光子放出量が異なる経路からの光子検知を、行１０２内にある基準セル及び行１０４内にあるサブレンジセル１０６からなりそれら基準セル及びその近傍のサブレンジセル１０６との対を１個又は複数個含むフォトセンサアレイ１００を備える集積回路（ＩＣ）６８により、経路を構成する複数個のセグメントにて個別に行う。 - 特許庁 - To implement more efficient power saving control of a disk array device by shortening the time in which physical disks are switched to a power saving mode on completion of tasks in host devices and the time in which the physical disks in the power saving mode are returned to "operation" at an I/O command from the host devices to the physical disks, and preventing unnecessary power saving mode cancellation.
ディスクアレイ装置の省電力制御において、上位装置の業務完了から物理ディスクが省電力モードに切り替わるまで、および省電力モードの物理ディスクに対して上位装置のＩ／Ｏ指示が生じてから物理ディスクを「動作中」へ戻すまでの時間を短縮し、さらに、不必要な省電力モード解除を防止して、より効率的な省電力制御を実行する。 - 特許庁 - To provide a semiconductor optical integrated element such as a laser array element with modulators integrated therein, having configuration in which high-frequency signals to respective integrated modulating elements are kept uniform by enabling intervals and lengths of input interconnects to high-frequency electrodes on a chip (semiconductor optical integrated element) to be uniform while preventing reflection on a light emission end face of the semiconductor optical integrated element.
変調器を集積したレーザアレイ素子などの半導体光集積素子の光出射端面での反射を防止しつつ、チップ（半導体光集積素子）上の高周波電極への入力配線の間隔及び長さを均一にすることができ、集積された各変調素子への高周波信号を均一に保つことができる構成の半導体光集積素子を提供する。 - 特許庁 - A solid-state image sensor includes a semiconductor substrate on which a plurality of photoelectric conversion elements are arrayed like a two-dimensional array and a plurality of photoelectric conversion elements per predetermined area are included and an antireflection film wherein at least one photoelectric conversion element (e.g., R pixel) per predetermined area is laminated on a light receiving surface of the semiconductor substrate as an antireflection film removing element.
複数の光電変換素子が二次元アレイ状に配列形成され所定面積当たり複数個の前記光電変換素子を含む半導体基板と、前記所定面積当たり少なくとも１個の前記光電変換素子（この例ではＲ画素）を反射防止膜除去素子として前記半導体基板の受光面に積層される反射防止膜とを備える。 - 特許庁 - A stator 5 includes first and second magnetic pole portion assemblies 15 and 17 disposed on both sides of the permanent magnet array 9 in the perpendicular direction and each including magnetic pole portions 23 facing the magnetic pole surfaces of the permanent magnets 13; and a single phase winding 19 that excites the magnetic pole portions 23 forming the first and second magnetic pole portion assemblies 15 and 17.
固定子５は、永久磁石列９の直交方向の両側に配置されて複数の永久磁石１３の磁極面と対向する複数の磁極部２３をそれぞれ備えた第１及び第２の磁極部アセンブリ１５，１７と、該第１及び第２の磁極部アセンブリ１５，１７を構成する複数の磁極部２３を励磁する１相の巻線１９とを有している。 - 特許庁 - The nonvolatile semiconductor memory device includes: a memory cell array with a plurality of blocks each being the erasing unit; a ready/busy control circuit that outputs a busy signal when an internal operation is being done to the blocks; and a control unit that registers the blocks as defective blocks when the ready/busy control circuit outputs the busy signal in receiving an input of a bad block command.
不揮発性半導体記憶装置は、消去単位であるブロックを複数有するメモリセルアレイと、ブロックに対する内部動作の実行期間中は、ビジー信号を出力するレディ／ビジー制御回路と、バッドブロックコマンドの入力を受けた時に、レディ／ビジー制御回路がビジー信号を出力している場合は、ブロックを不良ブロックとして登録する制御部と、を具備する。 - 特許庁 - An I/C control part of the disk array subsystem divides write data received from a host device into partial data of data duplication units, determines whether data corresponding to the partial data are duplicated in the second volume or not, reads out the partial data and the data corresponding thereto from the first volume, when determined not to be duplicated, and determines whether the data matches the partial data or not.
ディスクアレイ・サブシステムのＩ／Ｏ制御部は、上位装置から受信したライトデータをデータ複製の単位の部分データに分割し、その部分データに対応するデータが第２のボリュームに複製されているか否かを判断し、複製されていないと判断した場合、部分データと対応するデータを第１のボリュームから読み出し、当該データが部分データと一致するか否かを判断する。 - 特許庁
