「Bit」を含む例文一覧(26629)
＜前へ 1 2 .... 512 513 514 515 516 517 518 519 520 .... 532 533 次へ＞- When a reissued, new IC card 22' is loaded to the user terminal 21, an N-bit tentative IC card authentication tag C stored in advance in the IC card 22' is added to the low-order bits of the tentative terminal authentication tag B in the IC card 22' to generate data D', which are encrypted and sent to the authentication server 11.
再発行された新たなＩＣカード２２′が利用端末２１に装填されると、ＩＣカード２２′において、仮端末認証子Ｂの下位に、予めＩＣカード２２′に保持されているＮビットの仮ＩＣカード認証子Ｃが付加されてデータＤ′が生成され、暗号化されて認証用サーバ１１に送信される。 - 特許庁 - The distance between the center of the portion wherein the magnetization state of the magnetic resistance element is changed and the center of the portion wherein the current of the word line flows mainly is made smaller than the distance between the center of the portion wherein the magnetization state of the magnetic resistance element is changed and the center of the portion wherein the current of the bit line flows mainly.
そして、磁気抵抗素子の磁化状態が変化する部分の中心とワード線の主に電流が流れる部分の中心との距離は、磁気抵抗素子の磁化状態が変化する部分の中心とビット線の主に電流が流れる部分の中心との距離より短くなっている。 - 特許庁 - For the decision, as to whether or not the user is viewing the program, a viewing confirmation icon is displayed on a monitor screen at every prescribed interval of time and it is decided that the user is viewing when the user selects the viewing confirmation icon by using a remote controller or the like and the decided result is made to reflect on the value of the 'viewing confirmation' bit.
ユーザが番組を視聴しているか否かの判定は、モニタ画面上に所定時間毎に視聴確認アイコンを表示し、ユーザがリモコン等を用いてその視聴確認アイコンを選択した場合に視聴しているものと判定し、「視聴確認」ビットの値にその判定結果を反映させる。 - 特許庁 - When a secrecy scramble pattern generating circuit 42 generates a PN pattern (PNSEC) for descrambling, its PN pattern (PNSEC) output is converted into 160-bit parallel data (P_PNSEC), which are fed to the parallel exclusive OR (EXOR) circuit 40, wherein 160 sets of exclusive OR arithmetic circuits calculate the received data in accordance with the bits to carry out descramble processing in parallel.
スクランブル解除用のPNパターン(PNSEC)が秘話スクランブルパターン発生回路42にて生成されると、そのPNパターン(PNSEC)出力が160ビットパラレルのデータ(P_PNSEC)に変換されて並列排他論理和(EXOR)回路40に供給され、160個の排他的論理和演算回路にて各入力データがビット対応に演算されてデスクランブル処理がパラレルにて行われる。 - 特許庁 - The management status of the Incubator Bank of Japan does not appear to be so bad, judging from the figures as at the end of March 2010. It seems a bit far-fetched to hold the depositors themselves responsible. What are your thoughts on this?
この前も申し上げたかと思いますが、振興銀行に過去3回ほど検査をいたしておりますが、22年6月28日に公表いたしました業務改善計画について、大口預金先の点検をする中で、この債務者の信用状況を適切に把握するための決算資料等の整備、自己査定のマニュアルの変更を申し入れました。 - 金融庁 - To improve the inductance precision of an inductor formed in a bias circuit, further, to easily control inductance value and to suppress stray capacitance to a minimum, in a wiring board suitable for semiconductor laser module, with which the data of large capacity can be communicated at a high speed by increasing a bit rate.
ビットレートを増大させて高速に大容量のデータを通信できる半導体レーザモジュール用として好適な配線基板であり、またバイアス回路に形成されるインダクタのインダクタンス精度が向上し、さらにインダクタンス値を容易に調整でき、かつ浮遊容量を最小限にし得るものとすること。 - 特許庁 - When a specific pattern detecting means 113 detects a specific pattern contained in a modulated code from a bit string inputted via the transmission path 104, a modulation code recognizing means 117 generates a demodulated data strobe signal 119 with a phase of the modulated code containing the specific pattern as reference.
特定パターン検出手段１１３により伝送路１０４を経て入力されたビット列から変調コードに含まれる特定パターンが検出されると、変調コード認識手段１１７はその特定パターンを含む変調コードの位相を基準にして復調データストローブ信号１１９を生成する。 - 特許庁 - When the bit data converter 313 determines that there is the second pixel to be projected next to the first pixel, the converter controls the drive current to be imparted to the LDs 361, 362 on projecting a specified pixel being the first pixel projected prior to the second pixel so sa to be equal to the threshold current.
そして、ビットデータ変換器３１３は、第１の画素の次に投影される第２の画素があると判定したときに、その第２の画素の１つ前に投影される第１の画素である特定画素を投影するときにおけるＬＤ３６１，３６２に付与する駆動電流が閾値電流となるように制御する。 - 特許庁 - By performing a hardware modification and a software modification in different portions of a decoding process in order to obtain a 3D image in a digital video stream, a structure and a video sequence of the video stream are modified for including a flag needed to identify a type of the TDVision(R) technology image at bit level.
ディジタルビデオストリーム内の３Ｄイメージを得るために、デコーディングプロセスの異なる部分でハードウェア変更およびソフトウェア変更を行うことによって、ビデオストリームの構造およびビデオシーケンスが、ビットレベルでＴＤＶｉｓｉｏｎ（Ｒ）テクノロジイメージのタイプを識別する必要なフラグを含めるために変更される。 - 特許庁 - An interleaver uses a bit-interleaver solely to achieve m-ary modulation diversity and uses a two-dimension interleaved interlace table and a run-time slot-to-interlace mapping to achieve frequency diversity which provides better interleaving performance without the need for explicit symbol interleaving.
インターリーバは、専らｍ−ａｒｙ変調ダイバーシティを達成するためにビットインターリーバを使用し、さらに明示的シンボルインターリービングを必要とせずにより優れたインターリービング性能を提供する周波数ダイバーシティを達成するため、２次元インターリーブ化インターレース表とランタイムスロット対インターレースマッピングとを使用する。 - 特許庁 - The programming method of a nonvolatile memory device includes: a step of executing a plurality of programming loops in a memory cell in a memory cell array; and a step of changing program inhibit voltage applied to a bit line of a memory cell in which programming is completed when a plurality of programming loops are executed.
本発明の実施形態に係る不揮発性メモリ装置のプログラミング方法は、メモリセルアレイ内のメモリセルにおいて複数のプログラミングループを実行する段階と、複数のプログラミングループを実行する時、プログラミングが完了されたメモリセルのビットラインに印加するプログラム禁止電圧を変更する段階とを含む。 - 特許庁 - By this invented compensating method for wavelength dispersion, wavelength dispersion characteristics of an optical transmission line which has transmission loss are set so that, for example, a time delay generated between light signals having adjacent wavelengths owing to wavelength dispersion is a half as large as bit cycles in one repeater section.
本発明による波長分散の補償方法は、伝送損失を持つ光伝送路について、例えば、１つの中継区間において波長分散により隣接波長の光信号間に発生する時間遅延量が、ビット周期の１／２倍となるように光伝送路の波長分散特性を設定する。 - 特許庁 - When arithmetic decoding processing using context is performed on a bit stream including uncompressed data, by holding a context value immediately before performing arithmetic encoding processing using context on a block of uncompressed data, and performing termination processing of arithmetic decoding processing using context, a certain processing time can be guaranteed.
非圧縮データを含むビットストリームに対してコンテキストを用いた算術復号処理を行う際、非圧縮データのブロックに対してコンテキストを用いた算術符号化処理を行う直前のコンテキスト値を保持して、コンテキストを用いた算術復号処理の終端処理を行うことにより、一定の処理時間を保証することができる。 - 特許庁 - A main control board C is structured so as to send a control command of a first byte and then send a control command of a second byte whose most significant bit is reversed after outputting one strobe ON signal and performing a prescribed waiting process.
主制御基板Ｃは、サブ基板Ｓへ２バイトの制御用コマンドを送信する場合に、１バイト目の制御用コマンドを送信し、その後、１のストローブＯＮ信号を出力し、所定の待機処理を実行した後、１バイト目の制御用コマンドと最上位ビットの値が反転した２バイト目の制御用コマンドを送信するように構成されている。 - 特許庁 - The inkjet printer 100 creates ink supply information 115 from bit map data of discharge data 114, and supplies ink to the sub ink tank 103 from the main ink tank 102 by actuating the micropump 105 when the number of discharge times falls into ink supply timing shown in the ink supply information 115.
インクジェット印刷装置１００は、吐出データ１１４のビットマップデータに基づいてインク供給情報１１５を作成し、吐出回数がインク供給情報１１５に示すインク供給のタイミングに該当する場合、マイクロポンプ１０５を起動してメインインクタンク１０２からサブインクタンク１０３にインクを供給する。 - 特許庁 - In transferring bit map data of a display screen to a display 5, an electronic book reader 1 successively transfers odd-numbered pixel data at first out of data of one line and drives data electrodes corresponding to the odd-numbered pixels and data electrodes corresponding to adjacent even-numbered pixels by the transferred odd-numbered pixel data.
電子ブックリーダ１は、表示画面のビットマップデータをディスプレイ５に転送する際に、１ライン分のデータのうち、まず、奇数番目の画素データを順に転送し、転送された奇数番目の画素データによって、その画素に対応するデータ電極および隣接する偶数番目の画素に対応するデータ電極を駆動する。 - 特許庁 - A logical block constituted by integrating a plurality of unit information carriers as the minimum unit in the case of decoding the bit data from the digital information carrier can be configured and at least one of components of the logical block is replaced with the adjoining unit information carrier to be able to configure a new block.
デジタル情報坦体からビットデータを復号化する際の最小単位である単位情報坦体が複数統合されてなる論理ブロックの構成を可能とし、当該論理ブロックの構成要素の少なくとも一つは、隣接する前記単位情報坦体と置換して新たな論理ブロックの構成を可能とした。 - 特許庁 - The CLAD device is provided with a single storage means 16 that stores data of a plurality of ports of a CBR interface and with a conversion means 18 that converts a discontinuous parallel data by each port read in time division from the storage means 16 into parallel data corresponding to each bit stream from each port of the CBR interface.
ＣＢＲインタフェースの複数ポートのデータを記憶する単一の記憶手段１６と、記憶手段１６から時分割で読み出されたポート毎の非連続のパラレルデータを、ＣＢＲインタフェースの各ポートが各ビット列に対応するパラレルデータに変換する変換手段１８とを備えたＣＬＡＤ装置。 - 特許庁 - Since the prefilter shuts off the high frequency components of the image mainly in the oblique direction and performs no more than attenuation of the band components in the horizontal and vertical directions, even when the input video image is compression-coded at a low bit rate, the image quality of a still picture such as character's super can be excellently maintained.
本発明によるプリフィルタによれば、主として画像の斜め方向の高周波成分が遮断され、水平方向及び垂直方向の帯域成分は減衰するに止まるため、入力映像を低ビットレートに圧縮符号化しても、文字スーパー等の静止画像の画質を良好に維持することができる。 - 特許庁 - The oscillation unit RNGO includes control units LFSR1, LFSR2 generating multi-bit control signals lsfr1[3:0], lsfr2[1:0] each controlling a value of one bias current of first bias current determining an oscillation frequency of the VCO1 and second bias current determining an oscillation frequency of the VCO2.
発振ユニットＲＮＧＯは、ＶＣＯ１の発振周波数を決定する第１バイアス電流とＶＣＯ２の発振周波数を決定する第２バイアス電流とのいずれかのバイアス電流の値を制御する複数ビット制御信号ｌｓｆｒ１［３：０］、ｌｓｆｒ２［１：０］を生成する制御ユニットＬＦＳＲ１、ＬＦＳＲ２を更に含む。 - 特許庁 - The basic constitution of the method is such that a transformation object signal is inputted as a bit serial signal, the product sum value of the input signal and a rotation factor indicated by it is calculated and a linear Fourier coefficient is obtained by cumulatively adding the product sum value while matching digits corresponding to the digit of the input signal.
変換対象信号をビットシリアル信号として入力し、その入力信号とそれが指す回転因子との積和値を算出して、その入力信号の桁に応じた桁合わせを行いつつ、その積和値を累積加算することで１次元フーリエ係数を求めることを基本構成とする。 - 特許庁 - A method for minimizing the current consumption includes: programming a cell without having a direct current flowing from a positive supply to the ground through the array, programming a plurality of cells without discharging a global bit line carrying a programming voltage between programming pulses, and programming a cell with transient currents.
電流消費量を最小にする方法は、正の電源からアレイ経由で接地電源へ直流を流すことなくセルのプログラムを行う方法、各プログラムパルス間のプログラム電圧を伝えるグローバルビット線を放電することなく複数のセルのプログラムを行う方法、及び過渡電流を用いてセルのプログラムを行う方法を含む。 - 特許庁 - In an infrared communication receiver 1, an error detecting section 20 in a receiving section 2 detects a DC component of the 1-bit data train which it received as a PDM signal through an integration circuit and compares the detected DC component with the reference voltage by a comparator circuit and then outputs a signal according to the comparison result.
赤外線通信受信機１において、受信部２が備えるエラー検出部２０は、ＰＤＭ信号として受信した１ｂｉｔデータ列を積分回路を通して直流成分を検出し、検出した直流成分をコンパレータ回路で基準電圧と比較し、比較の大小結果に応じた信号を出力する。 - 特許庁 - A control code 44 switching a data input route which is determined based on a combination of commands before and after is embedded into a command code 45 to directly transmit bit information of the control code 44 to DMUX 13 of a multiplexer for switching a data input route to ALU 15 through a control line L1.
命令コード４５中に前後の命令の組み合わせに基づいて決定されるデータ入力経路切換用の制御コード４４を組み込み、この制御コードのビット情報を制御線Ｌ１を介してＡＬＵ１５へのデータ入力経路切換用のマルチプレクサであるＤＭＵＸ１３に直接伝達する。 - 特許庁 - An address replacement discriminating circuit 100 comprises a node 110 outputting a spare enable-signal SE activating a spare memory cell, regular fuses 120-1 to 120-n provided corresponding respectively to each bit of address decoding signals AD0-ADn, and a spare fuse 150 replacing a regular fuse in which defect is caused.
アドレス置換判定回路１００は、予備メモリセルを活性化するスペアイネーブル信号ＳＥを出力するノード１１０と、アドレスデコード信号ＡＤ０〜ＡＤｎの各ビットにそれぞれ対応して設けられる正規ヒューズ１２０−１〜１２０−ｎと、欠陥が生じた正規ヒューズを置換するためのスペアヒューズ１５０を含む。 - 特許庁 - Management information for decoding optional tiles independently by subband unit includes information denoting a storage address of coded information corresponding to each tile or teach subband and information to manage/identify each tile or each subband and is used to generate a bit stream where the subband information of each tile is integrated by the same resolution unit.
任意のタイルを独立して、サブバンド単位で復号するための管理情報は、各タイルもしくは各サブバンドに対応する符号化情報の格納位置を示す情報と、各タイルもしくは各サブバンドを管理・識別する情報とを含み、各タイルのサブバンド情報を同一解像度単位にまとめたビットストリームを生成する。 - 特許庁 - To realize a debug function-incorporated microcomputer that enables more accurate tracing in real time by limiting output only to necessary information and preventing truncation of the necessary information, when tracing information on an internal bus via an output signal line smaller in bit width than the internal bus.
内部バスのビット幅よりも少ないビット幅の出力信号線で内部バスの情報をトレースする際に、出力を必要な情報だけに制限して、必要な情報が途中で打ち切られることを防止し、より正確なトレースがリアルタイムで可能なデバック機能内蔵型マイクロコンピュータの実現を課題とする。 - 特許庁 - The semiconductor integrated circuit includes an A/D convertor 10bit A/D_Conv and a diagnostic signal generating circuit BIDT Cirt for generating output signals O of four states, or high level (H), low level (L), medium level (M), and high-impedance (Hi-Z) in response to 2-bit input signals C, B.
半導体集積回路は、Ａ／Ｄ変換器１０ｂｉｔ Ａ／Ｄ＿Ｃｏｎｖと、２ビットの入力信号Ｃ、Ｂに応答して高レベル（Ｈ）、低レベル（Ｌ）、中間レベル（Ｍ）、高インピーダンス（Ｈｉ−Ｚ）の４状態の出力信号Ｏを生成する診断信号生成回路ＢＩＤＴ Ｃｉｒｔとを含む。 - 特許庁 - Comparison processing is performed on the oversampled data in 4-bit segment units of the serial data, transition point detection signals are held, and the transition points of the serial data are estimated based on those transition point detection signals, when transition point detection signals for at least two segments, which are among the held transition point detection signals, indicate the same result.
シリアルデータの４ビット区間単位でオーバーサンプルデータの比較処理を行い、遷移点検出信号を保持し、保持された遷移点検出信号のうち少なくとも２区間分の遷移点検出信号が同一結果を示した場合にその遷移点検出信号に基づいてシリアルデータの遷移点を推定する。 - 特許庁 - The distribution server distributes a plurality of video data subjected to coding and compression to one or more apparatuses connected to the network at the same time, and is provided with: a means for classifying the plural video stream data into groups; and a control means for decreasing a bit rate of a particular stream data in one and same group.
ネットワークに接続された一つまたは複数の機器に、符号化圧縮された複数の映像データを同時に配信可能な配信サーバにおいて、該複数の映像ストリームデータをグループに分類する手段と、同一グループ内の特定のストリームデータのビットレートを低くする制御手段とを備えることを特徴とする。 - 特許庁 - In the thin film transistor liquid crystal display device which uses a reset signal by shifting the phase of gate driving pulses in a gate line direction according to clock cycles while at least one or more shift registers are integrated, one more 1-bit shift register with a dummy function is stacked and formed at the final stage of the shift registers.
少なくとも１つ以上のシフトレジスタを集積した状態でクロック周期に従ってゲート駆動パルスをゲートライン方向に位相偏移させてリセット信号を使用する薄膜トランジスタ液晶表示装置において、前記シフトレジスタの最後の段にダミー機能を有する１ビットシフトレジスタをもう１つさらに集積して形成する。 - 特許庁 - When a modulation mode is QPSK modulation, a mapping part 121 selects one of four signal points on the IQ plane in accordance with a 2-bit data, and outputs information related to the I components and Q components of the selected signal point to a QPSK/ASK modulated signal forming part 122.
マッピング部１２１は、変調モードがＱＰＳＫ変調の場合、２ビットのデータに応じて、ＩＱ平面上の４つの信号点のうちいずれか１点を選択し、選択した信号点のＩ成分およびＱ成分に関する情報をＱＰＳＫ／ＡＳＫ変調信号形成部１２２に出力する。 - 特許庁 - The read of the contents of the flash ROM 5 by the third party is completely eliminated since not only the read by a flash ROM writer using a JTAG part 1 but use of a debug function is disabled when '1' is written in a security bit of the flash ROM 5 in the semiconductor circuit.
半導体回路において、フラッシュＲＯＭ５のセキュリティビットに“ｌ”を書込むと、ＪＴＡＧポート１を使用したフラッシュＲＯＭライタによる読出しだけでなく、ＪＴＡＧポート１を使用したデバッグ機能も使用不可能となるため、フラッシュＲＯＭ５の内容が第三者に読出されることが全く無くなる。 - 特許庁 - A development controller 412 in a DECU 41 sets the forwarding address individually to each word of developed recording data stored in a line buffer 281 so that a line of data is stored while being arranged in the longitudinal direction in the bit map area of a local memory 29, i.e. a DMA forwarding destination.
ＤＭＡ転送先であるローカルメモリ２９のビットマップエリアにおいて、１ラインのデータが縦方向に配置されて格納されるように、ＤＥＣＵ４１内部の展開処理コントローラ４１２にて、ラインバッファ２８１に格納されている展開後の記録データに１ワード毎に、転送先アドレスを個別に設定する。 - 特許庁 - Corresponding to the compared result of an analog signal and a prescribed level, a transmitter sends out a transmitting signal containing any one of a digital signal, with which the digital conversion of the analog signal is performed, and a digital signal, with which the digital conversion of the analog signal is performed after analog amplification, and a control bit C expressing the compared result.
送信機は、アナログ信号と所定のレベルとの比較結果に応じて、アナログ信号をディジタル変換したディジタル信号とアナログ信号をアナログ増幅した後にディジタル変換したディジタル信号とのうちのいずれか一方と、前記比較結果を表すコントロール・ビットＣとを含む送信信号を送出する。 - 特許庁 - When an X position signal indicating a position in the X direction and a Y position signal indicating a position in the Y direction are generated, an access address signal to the memory is generated by changing a bit arrangement of the X position signal and combining the Y position signal, and a pixel signal is acquired by accessing the memory with the access address signal.
Ｘ方向の位置を示すＸ位置信号と、Ｙ方向の位置を示すＹ位置信号が生成されると、Ｘ位置信号のビット配列を並べ替えて、Ｙ位置信号と結合することにより、メモリへのアクセスアドレス信号を生成し、このアクセスアドレス信号でメモリをアクセスすることで画素信号が取得される。 - 特許庁 - An interleaver 201 interleaves a receiving signal X of transmitted information, and an SISO(soft input/soft output) decoder 202 and a subtracter 203 perform SISO decoding operations by means of the interleaved information -X and a receiving signal -Y2 of a redundant bit obtained by interleaving and coding the transmitting information and calculates the redundancy information -L1.
インターリーバ２０１にて伝送情報の受信信号Ｘをインタリーブし、ＳＩＳＯ復号器２０２及び減算器２０３にて、インタリーブ後の伝送情報~Ｘと伝送情報をインタリーブして符号化した冗長ビットの受信信号~Ｙ２とを用いて軟入力／軟出力復号を行い尤度情報~Ｌ１を算出する。 - 特許庁 - Furthermore, the monitoring device is configured to change a bit rate at which video data is generated from an input signal of the camera, and the information processor judges from an extent of deterioration caused by a video data transmission step whether or not a state of video data received from the monitoring device is excellent for reproduction processing (S250).
また、監視装置は、カメラの入力信号から映像データを生成する際のビットレートを変更可能な構成にされ、情報処理装置は、映像データの伝送過程による劣化の程度により、監視装置から受信した映像データの状態が、再生処理するのに良好な状態であるか否かを判定する（Ｓ２５０）。 - 特許庁 - To provide a drill bit having constitution where the body is made of a solid rod and whose tip has a hard cutting edge since its diameter is small, in which a medium for cooling fed from the outside for cooling the tip cutting edge side generating heat upon drilling is received at the root side and can be securely passed to the tip part.
小径なためボディが中実丸棒で先端に硬質切れ刃を有するドリルビットにおいて、穿孔時に発熱する先端切れ刃側を冷却するために外部から供給された冷却用媒体を根元側で受け取り確実に先端部まで通せるドリルビットを提供することである。 - 特許庁 - The controller extracts a material code from filing data (g) during CM material data recording, collates a material code in OA data (h) with the material code from the user's bit detection circuit during CM data sending, and outputs a notice if the result of the collation is coincident or an alarm (f) to the outside if the result is not coincident.
コントローラは、ＣＭ素材データ収録時にはファイリングデータｇ中の素材コードを抽出し、ＣＭデータ送出時にはＯＡデータｈ中の素材コードとユーザーズビット検出回路からの素材コードとを照合し、照合の結果が一致なら通知、不一致なら外部へのアラームｆをそれぞれ出力する。 - 特許庁 - The variable speed coding system uses an outgoing channel quality selection section 19 or an incoming channel control selection section 27 to select the control information of transmission power correlated with the state of channel quality when the signal in the transmission band is interrupted so as to adapt to the coding and transmits the signal by rearranging bit allocation.
伝送帯域内の信号が中断した場合には、下り回線品質選択部１９又は上り回線制御選択部２７で回線品質の状態に相関する送信電力の制御情報を選択して符号化に適応し、ビットの配分を切り替えて伝送する可変速度符号化システムである。 - 特許庁 - The integrated circuit for printer (memory control ASIC 10) is configured to serve as a circuit having a capability to grasp a data receiving interface from a specific group of bits in a command on a data_cmd bus, and a capability to grasp the data receiving interface from the group of bits with some bit values (bit7 values) treated as "0".
印刷装置用集積回路（メモリ制御ＡＳＩＣ１０）を、data_cmdバス上のコマンド中の特定のビット群から，データが受信されたインタフェースを把握する機能と、それらのビット群から、幾つかのビット値（bit7の値）を“０”として取り扱って、データが受信されたインタフェースを把握する機能とを有する回路として、構成しておく。 - 特許庁 - The decoder includes an equalization means 20 for carrying out equalization processing, a means 31 for decoding using Sum-Product Algorithm (SPA), a means 34 for deciding whether results of decoding from the SPA are equalized again or not, and a means 33 for decoding a repeatedly-equalized bit stream by Ordered Statistic Decoding (OSD).
等化処理する等化手段２０と、Ｓｕｍ−Ｐｒｏｄｕｃｔ Ａｌｇｏｒｉｔｈｍ（ＳＰＡ）によって復号する手段３１と、ＳＰＡによった復号結果を再度等化するかを判定する判定手段３４と、繰り返し等化したビット列をＯｒｄｅｒｅｄ Ｓｔａｔｓｔｉｃ Ｄｅｃｏｄｉｎｇ（ＯＳＤ）によって復号する手段３３とを備える。 - 特許庁 - The semiconductor memory device is equipped with: a memory block including a plurality of word lines, a plurality of bit lines and a plurality of memory cells; an oscillation circuit with a delay speed adjustment circuit to be controlled based on a test signal added thereto; and an access control circuit for sequentially accessing the plurality of memory cells based on an output of the oscillation circuit in refresh mode.
半導体記憶装置は、複数のワード線と、複数のビット線と、複数のメモリセルとを含むメモリブロックと、テスト信号に基づいて制御される遅延速度調整回路が付加された発振回路と、リフレッシュモード時、発振回路の出力に基づいて複数のメモリセルを順次アクセスするアクセス制御回路と、を備える。 - 特許庁 - To improve startability and power generation stability of a fuel cell on startup below freezing point after a bit operation (on startup in a state that an ignition switch is turned off after a startup below freezing point before warning up inside the fuel cell, and the ignition switch is again turned on in a state currently below freezing point or in a state continuously below freezing point).
チョイがけ後の氷点下起動時（氷点下起動後に、燃料電池内が暖機されていないうちに、イグニッションスイッチがオフ状態とされ、その後、再度氷点下の状態あるいは氷点下の経験があった状態での起動時）における燃料電池の始動性、発電安定性を向上させる。 - 特許庁 - In a client terminal, a voice compression unit compresses an input voice signal by a low bit rate codec to generate a compressed voice signal, a voice feature amount conversion unit converts the input voice signal to a voice feature amount, and a transmission data combining unit combines the compressed voice signal and the voice feature amount to generate transmission data.
クライアント端末の音声圧縮部が、入力音声信号を低ビットレートコーデックにより圧縮し圧縮音声信号を生成し、音声特徴量変換部が、入力音声信号を音声特徴量に変換し、送信データ結合部が、圧縮音声信号と音声特徴量とを結合し送信データを生成する。 - 特許庁 - The character element pieces of bit map font data of an inputted external character are compared with those of existing external characters to mechanically judge the identity of the characters in accordance with a preliminarily given coincidence rate, and processing of conversion into an outline font is performed to register it as a new external character only when it is judged to b identical.
入力された外字文字のビットマップフォントデータの文字素片と、既に存在する外字文字のそれとを比較し、予め与えられた一致率に従って文字の同一性を機械的に判断し、同一と判断された場合にのみアウトラインフォントへ変換する処理を行い、新規の外字文字として登録する。 - 特許庁 - An image processor comprises: a memory control circuit for receiving pixel data for multiple frames in order of the frames, and storing it in a frame memory; an image processing circuit for using a high-order bit portion of the pixel data stored in the frame memory to generate processed pixel data; and an output circuit for outputting the processed pixel data.
画像処理装置は、複数のフレームの画素データを、フレームの順番に受信し、フレームメモリに記憶するメモリ制御回路と、フレームメモリに記憶された画素データの上位ビット部分を利用して処理済み画素データを生成する画像処理回路と、処理済み画素データを出力する出力回路とを備える。 - 特許庁 - In the distribution system 100, a controller 2 controls each of relay apparatuses 3, so that the number of pixels in a video image relating to distribution data S transmitted from a distribution server 1 is converted into the number of pixels corresponding to the number of display pixels of a monitor of each terminal 4, so that a bit rate can be adjusted.
本発明の実施形態に係る配信システム１００は、コントローラ２が各中継装置３を制御することによって、配信サーバ１から送信された配信データＳに係る映像の画素数を各端末４のモニタの表示画素数に対応した画素数に変換することによりビットレートを調整することができる。 - 特許庁 - Consequently, the data packet can be reproduced on the receiving side at the same timing as that on the transmitting side by simply imparting one piece of positional information to a plurality of data packets even if the time interval of a data packet reproduced on the receiving side does not have a constant period in a bit stream inputted to the transmitting side.
これにより、送信側に入力されるビットストリームにおいて受信側で再生するデータパケットの時間間隔が一定の周期を有していなくとも、複数のデータパケットに対して１つの位置情報を付与するだけで、受信側では送信側と同じタイミングでデータパケットを再生することができるようになる。 - 特許庁
