「Cache」を含む例文一覧(5775)

＜前へ 1 2 .... 98 99 100 101 102 103 104 105 106 .... 115 116 次へ＞
  • Especially, when the obtained block number is different from the block number stored in the block number storing part 90, the data stored in the cache memory 80 are stored in a corresponding area in a non-volatile memory 70.
    特に、求めたブロック番号と、ブロック番号記憶部９０に記憶しておいたブロック番号とが異なる場合には、キャッシュメモリ８０に記憶されているデータを不揮発性メモリ７０内の対応するエリアに記憶させる。 - 特許庁
  • Furthermore, an FCC check block 340 operates the FCC check of the cache data, and turns on the "FCC check bit" and "FCC error bit" of "data transfer end notification" in response to the whether or not check has been finished and the check result.
    さらに、ＦＣＣチェックブロック３４０は、キャッシュデータのＦＣＣチェックを行い、チェック完了か否かおよびチェック結果に応じて、「データ転送終了通知」の「ＦＣＣチェックビット」および「ＦＣＣエラービット」をオンにする。 - 特許庁
  • An image, read by an image reading part 1, is converted into electronic data and stored in a memory 2 and under the control of a CPU 3, the image data in the memory 2 are written on a compact flash(CF) cache memory card loaded into a CF card slot 5.
    画像読み取り部１で読み取った画像を電子データに変換してメモリ２に格納し、ＣＰＵ３の制御により、ＣＦカードスロット５に装着されたＣＦ（コンパクトキャッシュメモリ）カードにメモリ２の画像データを書き込む。 - 特許庁
  • To provide a disk controller having a cache memory part and a shared memory part capable of making it unnecessary to increase the number of the shared memory part, and preventing access performance form being deteriorated.
    キュッシュメモリ部と共有メモリ部の二種類のメモリを有するディスク制御装置において、キュッシュメモリ部を増設に応じて、共有メモリ部を増設する必要をなくし、しかも、アクセス性能を低下させないようにする。 - 特許庁
  • An effective address cache reads out a value corresponding to a second subset of the higher-order bits of a memory address corresponding to a first subset of a plurality of the higher-order bits and the lower-order bits of a plurality of memory addresses accessed over recent periods.
    有効アドレス・キャッシュが、複数の最近アクセスされたメモリ・アドレスの複数の上位ビット、及び前記下位ビットの第１サブセットに対応したメモリ・アドレスの上位ビットの第２サブセットに対応する値を読み出す。 - 特許庁
  • When a reply data having an FP of which the one portion is different from the FP registered in the FP cache, the data is transferred only in the portion different in the FP is transmitted, and the FP is transferred in stead of the reply data as to the same portion.
    ＦＰキャッシュに登録済みのＦＰと一部異なるＦＰを持つリプライデータを転送するにあたっては、ＦＰが異なる部分のみ該データを送り、同じ部分は該リプライデータの代わりに該ＦＰを転送する。 - 特許庁
  • When the first access request is made to data D00 stored in a fault data disk 4-0 after a fault, the data D00 is restored from the data D01 to D03 of other data disks 4-1 to 4-3 and the parity P0 of a parity disk 4-4 and registered in a cache 15.
    障害データディスク4-0 に格納されているデータD00 へ障害後初めてアクセス要求があった時点で、他のデータディスク4-1 〜4-3 のデータD01〜D03 とパリティディスク4-4 のパリティP0とからデータD00 を復元し、キャッシュ15に登録する。 - 特許庁
  • The mobile terminal 3 comprises: an entry section 31; an interrupt controller 32; a management section 33; a cache 34; an IC card interface 36; a ROM 37; a RAM 38; a transmission reception section 39; and a display section 40.
    携帯端末装置３は、入力部３１と、割り込みコントローラ３２と、管理部３３と、キャッシュ３４と、ＩＣカードインターフェース３６と、ＲＯＭ３７と、ＲＡＭ３８と、送受信部３９と、表示部４０とから構成される。 - 特許庁
  • Here, the cache area 240 is a storage area 230 relatively determined to the storage area 230 of the archive 200, and is an area capable of being accessed at higher speed than the storage area 230 of the archive 200.
    ここで、キャッシュ領域２４０とは、アーカイブ２００の記憶領域２３０に対して相対的に決まる記憶領域２３０であり、アーカイブ２００の記憶領域２３０よりも高速アクセスできる領域である。 - 特許庁
  • Consequently, when an application program is executed to access a memory, address comparison is performed in an address tag area 10 which manages only its area, and a cache block area 11 for user management area is accessed in the case of hit.
    したがって、アプリケーションプログラムを実行させ、メモリアクセスする時には、その領域のみを管理するアドレスタグ領域１０でアドレスが比較されヒットしていればユーザー管理領域用キャッシュブロック領域１１へアクセスする。 - 特許庁
  • The way limitation determination section 21 determines whether an address that data to be cached has is within a range indicated by address range information of the address range storage section 110 when storing cache target data to be cached.
    ウェイ制限判定部２１は、キャッシュ対象のキャッシュ対象データを格納するときに、キャッシュ対象データの持つアドレスがアドレス範囲格納部１１０のアドレス範囲情報の示す範囲内かどうかを判定する。 - 特許庁
  • To provide a data processing method which makes fast processing possible without a large-scale cache memory while allowing two-dimensional parameters to correspond to a plurality of pieces of data, respectively without spoiling arrangement rule.
    複数データの夫々に対し、２次元パラメータの夫々を配列規則を損なうことなく対応させながら、大掛かりなキャッシュメモリを用いることなく、高速処理することが可能なデータ処理方法を提供する。 - 特許庁
  • The controller circuit is configured to store a single block of data from a subset of the overlapping tracks in the non-volatile cache memory circuit, while at least a portion of the data in the shingle block of data is updated.
    コントローラ回路は、重なり合うトラックの部分集合から１個のデータシングルブロックを、当該データシングルブロック内のデータの少なくとも一部が更新される間に、不揮発性キャッシュメモリ回路に格納すべく構成されている。 - 特許庁
  • When receiving a contents request from a terminal 201, a cache server 601 acquires contents classification and contents capacity from a server 101 of a contents provider, and decides whether or not the contents are large capacity contents or stream contents.
    キャッシュサーバ６０１は、コンテンツ要求を端末２０１から受信すると、コンテンツプロバイダのサーバ１０１からコンテンツ種別及びコンテンツ容量を取得し、大容量コンテンツ又はストリームコンテンツであるかを判定する。 - 特許庁
  • When the designated address is below the lower limit address or beyond the upper limit address, the address comparison part 135 validates a second path for accessing the shared memory 200 without through the cache 121.
    指定されたアドレスが、下限アドレス未満である場合、又は前記上限アドレスよりも大きい場合、アドレス比較部１３５は、キャッシュ１２１を介さずに共有メモリ２００にアクセスする第２の経路を有効にする。 - 特許庁
  • A DSP in a cache consistency circuit has variable instruction length, high code density and easy programming and its structure and a set of instructions are optimized so that DSP algorithm is executed at low power consumption and high efficiency.
    ディジタル信号プロセッサは、可変命令長で、コード密度が高く、且つプログラミングが容易であって、構造と命令集合は、ＤＳＰアルゴリズムを低い電力消費と高い効率で実行するよう最適化される。 - 特許庁
  • A DSP in a cache consistency circuit has variable instruction length, high code density and easy programming and its structure and a set of instructions are optimized so that DSP algorithm is executed at low power consumption and high efficiency.
    ディジタル信号プロセッサは、可変命令長で、コード密度が高く、プログラミングが容易であり、構造および命令集合は、ＤＳＰアルゴリズムを低い電力消費および高い効率で実行するように最適化される。 - 特許庁
  • To enable, when a data processing apparatus issues a query on whether image data of a document element exists in a cache memory, if another data processing apparatus is creating the image data, the fact to be detected and coped with.
    あるデータ処理装置が、ある文書要素の画像データがキャッシュメモリに存在するかどうかを問い合わせた場合に、別のデータ処理装置がその画像データを作成中であれば、その旨を知って対応できるようにする。 - 特許庁
  • Further, the reading of the encoded data from the font cache, the image processing of the encoded data and the writing processing of the data after image processing to the band data region after the gradation processing of the main memory 226 can be performed parallelly.
    また、フォントキャッシュからの符号データの読み込みと、その符号データの画像処理と、その画像処理後のデータをメインメモリ２２６の階調処理後のバンドデータ領域へ書き込む処理とが並列処理可能となる。 - 特許庁
  • A packet analyzing part 1 registers fragment identification information in an associative storage memory 4 in the case of a head fragment packet and stores the layer 4 header information in a cache memory 5 corresponding to registration information to the associative storage memory 4.
    パケット解析部１は先頭フラグメントパケットの場合、連想記憶メモリ４へフラグメント識別情報を登録し、連想記憶メモリ４への登録情報と対応したキャッシュメモリ５へレイヤ４ヘッダ情報を格納する。 - 特許庁
  • The tag memory control section controls so that the read operation and the write operation of the data are separated into the memory blocks and the cache memory blocks respectively to be executed concurrently.
    タグメモリ制御部は、書き込みアドレス及び読み取りアドレスが同じである場合に、データの読み取り動作と書き込み動作とがメモリブロックとキャッシュメモリブロックとにそれぞれ分けられて同時に実行されるように制御する。 - 特許庁
  • Those blocks are ranked according to the order of reuse, and the storage block of non-stored data which are not stored in the cache region 2 is preferentially decided from the block whose rank of the order of reuse is high (a step S2).
    複数のブロックが再利用順に応じてランク分けされており、キャッシュ領域２に格納されていない未格納データの格納ブロックを、再利用順が高いランクのブロックから優先的に決定する（ステップＳ２）。 - 特許庁
  • To provide an information processing device composed of a plurality of nodes including a main memory and a cache memory, which reduces the latency of each memory, and improves the throughput of each snoop operation.
    メインメモリとキャッシュメモリを有するプロセッサとをそなえた複数のノードで構成される情報処理装置において、メモリアクセスのレイテンシを短縮するとともに、スヌープ処理のスループットを改善することを目的とする。 - 特許庁
  • Further, the contents reproduction program is used to execute the step of reading a decryption key stored beforehand in a cache of its own node and starting to reproduce encrypted contents without waiting for the arrival of a response message from the authentication application.
    また、コンテンツ再生プログラムは、前記認証アプリケーションからの応答メッセージの到着を待たずに、予め自ノードのキャッシュに保存した復号鍵を読み出し、暗号化されたコンテンツの再生を開始する。 - 特許庁
  • Can result in significant performance improvements if there are several files owned by UIDs (user IDs) not in system databases (for example untarring the linux kernel sources as root); should be kept small to reduce cache coherency problems.
    システムデータベースにない UID (ユーザーID) で所有されるファイル(たとえば root で tar を展開した linux カーネルのソース) が少ないと、顕著な性能の向上が見られる。 キャッシュのコヒーレンス問題を少なくするために小さな値にすべきである。 - JM
  • On the other hand, when the same drawing instruction is already registered, the rendering execution part 231 reads the development data from the cache area 22b, arranges the object image of the read development data and executes rendering.
    一方、同じ描画命令が登録済みであれば、レンダリング実行部２３１はキャッシュ領域２２ｂから展開データを読み出して、読み出した展開データのオブジェクト画像を配置するようにしてレンダリングを行う。 - 特許庁
  • A DKC 5 comprises clusters A40 and cluster B50 having mutually different AC supply sources and each cluster is composed of channel adapter modules, disk adapter modules, switch modules, and one cache module.
    ＤＫＣ５は、各々ＡＣ供給元を異にするクラスタＡ（４０）及びクラスタＢ（５０）から構成され、各クラスタは複数のチャネルアダプタモジュール、複数のディスクアダプタモジュール、複数のスイッチモジュール及び１つのキャッシュモジュールで構成できる。 - 特許庁
  • A disk array system 100 has a microprogram 211 for, by the residence instructions from the residence management program 422, making the data set on the logical volume of the corresponding logical volume name resident in the cache memory 230.
    また、ディスクアレイ装置１００は、常駐管理プログラム４２２からの常駐指示を受けて、該当する論理ボリューム名の論理ボリューム上のデータセットをキャッシュメモリ２３０に常駐するマイクロプログラム２１１を有する。 - 特許庁
  • A cache register reads content of the RFID tag of merchandise when the merchandise is purchased, a reading information management server is caused to store the read content and also information for specifying a consumer who has purchased the merchandise.
    商品購入時にキャッシュレジスタで商品のＲＦＩＤタグの内容を読み取り情報管理サーバに記憶させ、商品を購入した消費者を特定できる情報も情報管理サーバに記憶させる。 - 特許庁
  • When executing a command from a host device, the controller reads address information to be used for executing the command from the NAND memory 30 to the address information cache 461 and performs read/write on the NAND memory 30.
    コントローラは、ホスト装置からコマンドの実行時に、コマンドの実行に使用するアドレス管理情報をＮＡＮＤメモリ３０からアドレス情報キャッシュ４６１に読み出して、ＮＡＮＤメモリ３０に対してリード／ライトを実行する。 - 特許庁
  • The content reproducing apparatus once decrypts the content to be encrypted by using a decryption key obtained by decrypting encrypted decryption key, and thereafter the apparatus stores the resulting decryption key to a decryption key cache table 411 in cross reference with content identification information.
    暗号化されていた復号鍵を復号して得た復号鍵で、被暗号化コンテンツを一旦、復号した後、その復号鍵をコンテンツ識別情報と対応づけて復号鍵キャッシュテーブル４１１に記憶する。 - 特許庁
  • To provide a software cache apparatus for a client computer, which increases the possibility that software corresponding to a newly generated request has been cached so as to allow the client computer to update software efficiently.
    クライアントコンピュータにおいて、新たに発生する要求に対応するソフトウェアがキャッシュされている可能性を高めて、クライアントコンピュータが効率的にソフトウェアを更新することができるソフトウェアキャッシュ装置を提供する。 - 特許庁
  • The cache stores the previously executed result data and operands for executing the arithmetic operation and outputs the corresponding results to bypass the process and calculation by a processor when the same operands are executed.
    前記キャッシュは、以前に遂行された結果データと算術演算を遂行するためのオペランドとを貯蔵し、同一のオペランドが遂行される場合、該当する結果を出力し、プロセッサによる処理及び演算をバイパスさせる。 - 特許庁
  • To realize high-speed retrieval without cache update cost and to cope with the immediacy of record updating in a ubiquitous network where the number of mobile terminals increases and a network configuration changes dynamically.
    移動端末数が増加し，ネットワーク構成が動的に変化するユビキタスネットワークにおいて，キャッシュ更新のコストがなく高速な検索を可能にし，レコード更新の即時性にも対応することができるようにする。 - 特許庁
  • The peripheral read cache macro 106 holds peripheral addresses indicating frequently accessed peripheral registers 151, and acquires data in the peripheral registers indicated by the peripheral addresses via a data line 118 to hold them.
    周辺リードキャッシュマクロ１０６は、アクセス頻度が高い周辺レジスタ１５１を示す周辺アドレスを保持しており、その周辺アドレスが示す周辺レジスタのデータを、データ線１１８を介して取得して、それを保持している。 - 特許庁
  • I think 2 viable options are to generate uncompressed Zip archives (since you don't reduce a lot the size of picture and video files by compressing them) or to generate compressed Zip archive using a cache system.
    まずは未圧縮の Zip アーカイブを作成すること(画像ファイルや動画ファイルは、もともとそれ以上の圧縮を期待できないため)、もうひとつはキャッシュシステムを利用して圧縮済みの Zip アーカイブを作成することです。 - PEAR
  • A setting of masking interruption with lower priority is set to an interrup controller 17, so that data having been written in the instruction cache 13 will not be rewritten due to exception processing resulting from other interruption at this point of time.
    この時点で他の割りこみによる例外処理で命令キャッシュ１３に格納したデータが書き換えられることがないように、割りこみコントローラ１７に優先順位の低い割りこみはマスクするように設定する。 - 特許庁
  • A monitor write back link register means 34 calculates an elapsed time after data became dirty data, and registers the cache block in a monitor write back link in the case that the calculated time exceeds a prescribed elapsed time.
    モニタライトバックリンク登録手段３４は、データがダーティデータとなってからの経過時間を算出し、算出された経過時間が所定の経過時間を超えている場合にはこのキャッシュブロックをモニタライトバックリンクへ登録する。 - 特許庁
  • A sub processor A111 or D114 gives an instruction for transferring the protocol control information from a main memory 104 and storing it in a PCB cache memory 121 which can be accessed at a higher speed than the main memory 104 or the like.
    サブプロセッサＡ１１１又はＤ１１４は、主メモリ１０４からプロトコル制御情報を転送し、主メモリ１０４より高速アクセス可能なＰＣＢキャッシュメモリ１２１に格納するための指示等を行う。 - 特許庁
  • In the case it is used, by a font-re-composing part 207 the necessary part of font data is read out from the hard disk 208 and the font dada is re-composed, and the re-composed font data is cached into a cache memory part 206.
    肯定判定された場合に、フォント再構成部２０７により、ハードディスク２０８からフォントデータの必要部分を読み出してフォントデータを再構成し、再構成されたフォントデータをキャッシュメモリ部２０６にキャッシュする。 - 特許庁
  • In the case of a hit, the image data are acquired from the printing cache data region 110 without carrying out the steps S412-S414, and transferred to a printer driver 112 together with printing setup information (S416).
    一方、ヒットした場合は、ステップＳ４１２〜Ｓ４１４の処理を行うことなく画像データを印刷キャッシュデータ領域１１０から取得し、印刷設定情報と共に、プリンタドライバ１１２に転送する（Ｓ４１６）。 - 特許庁
  • Then when the cut character is identical to an image in a cache (3), no recognizing process is performed, candidate data are narrowed down (5) by referring to the matching result, and a linguistic process (6) is performed, so that a recognition result is outputted.
    次に切り出された文字がキャッシュ中の画像と同一であるとき（３）、認識処理を行わずに、マッチング結果を参照して候補データを絞り（５）、言語処理（６）することにより認識結果を出力する。 - 特許庁
  • The adapters 1 and 2, cache memory and common bus are duplexed so as to realize a degenerated operation when any failure occurs, and a format from a host CPU is converted into a format for an array disk by the converting part of the host adapter so that data can be guaranteed.
    アダプタ１，２キャッシュメモリ及びコモンバスは二重化され、障害時の縮退運転を可能とし、ホストアダプタの変換部で上位ＣＰＵからのフォーマットをアレイディスク用フォーマットに変換してデータ保証をすること。 - 特許庁
  • Read ready state of the optical disc 6 is detected and the video/audio information to be read out from a terminal 1 is switched from the optical discs 10 for cache to a connected optical disc 6.
    光ディスク装置６の読み出し準備完了状態を検出し、端末装置１に読み出す映像音声情報をキャッシュ用光ディスク装置１０から接続されている光ディスク装置６に切替えている。 - 特許庁
  • To allow a first storage device to unitarily manage cache residence setting in a second storage device that is an external storage device, in a storage system with an external storage connection configuration.
    本発明の課題は、外部ストレージ接続構成のストレージシステムにおいて、第１ストレージ装置が外部ストレージ装置である第２ストレージ装置におけるキャッシュ常駐化設定を一元的に管理できるようにすることである。 - 特許庁
  • In addition to control which varies a temperature acquisition cycle in response to a temperature condition, in case of under recording of a moving image, timing is so controlled as to transmit a temperature acquisition command after processing a flash cache command.
    温度状態に応じて温度取得サイクルの周期を変化させる制御を行なうことに加えて、動画記録中であれば、フラッシュ・キャッシュ・コマンドを処理した後に、温度取得コマンドを投げるようにタイミング制御する。 - 特許庁
  • This system is provided with: a layer-2 switch accommodating a plurality of subscriber terminals; and a router device which is connected to the layer-2 switch and manages IPv6 addresses of the subscriber terminals and a link layer address using a neighbor cache.
    本発明は、複数の加入者端末を収容するレイヤ２スイッチと、レイヤ２スイッチに接続され、加入者端末のＩＰｖ６アドレスとリンク層アドレスを近隣キャッシュによって管理するルータ装置とを備える。 - 特許庁
  • An associated method includes steps for configuring metadata associating the virtual stripe of the data storage space and the cache data; modifying the metadata such that a state change related to a pending data transaction between the data storage space and a cache is reflected; writing the corrected metadata into the atomic write descriptor; and recalling the atomic write descriptor for transacting a selected atomic block size in an event of an interruption while executing the data transaction.
    関連する方法も提供され、データ記憶スペースの仮想ストライプとキャッシュ・データを関連付けるメタ・データを構成し、データ記憶スペースおよびキャッシュ間の保留データ・トランザクションに関連する状態変化を反映するようにメタ・データを修正し、修正されたメタ・データをアトミック・ライト記述子に書込み、データ・トランザクション中に割込みが生じたらアトミック・ライト記述子を呼び戻して選択されたアトミック・ブロック・サイズをトランザクションするステップを含む。 - 特許庁
  • The multi banks comprise the cache memory and each bank is defined as one port cache that concurrently processes the fetch instruction and the data access if each of the instruction or the access is requested for the different bank and sequentially processes the instruction and the access if the requests are for the same bank.
    具体的には、命令フェッチとデータアクセスを独立に処理可能なプロセッサと、該プロセッサからのアクセス要求に呼応して動作するキャッシュメモリを有するプロセッサシステムを備え、キャッシュメモリを複数のマルチプレクサ及び複数のアドレスの一部によって指定される複数バンクによって構成し、各バンクを１ポートキャッシュとし、命令フェッチ要求とデータアクセス要求が異なるバンクに対するものであれば同時処理、同一バンクに対する場合は逐次処理するプロセッサシステムを提供する。 - 特許庁
  • This disk array system is equipped with plural upper fiber interfaces 102 that receive/send data from/to a host fiber interface 100, a cache memory 105 connected to the plural upper fiber interfaces, plural disk storage means 107 which data is written on or read from, and a disk drive interface 106 for controlling the storage means, and each of the plural upper fiber interfaces has a cache memory.
    ホストファイバインタフェース１００からのデータを授受する複数の上位ファイバインタフェース１０２と、前記複数上位ファイバインタフェースに接続されたキャッシュメモリ１０５と、データを書き込み又は読み出す複数のディスク記憶手段１０７と、前記記憶手段を制御するディスクドライブインタフェース１０６と、を備えたディスクアレイシステムであって、前記複数の上位ファイバインタフェースの各上位ファイバインタフェースに対応してそれぞれキャッシュメモリを備えている。 - 特許庁
＜前へ 1 2 .... 98 99 100 101 102 103 104 105 106 .... 115 116 次へ＞

例文データの著作権について