「Cache」を含む例文一覧(5775)
＜前へ 1 2 .... 97 98 99 100 101 102 103 104 105 .... 115 116 次へ＞- To prevent the degradation of processing speed of a command generated by requesting data to be used when there is no data to be used in a main memory or a data cache in executing a command to use continuous data.
連続したデータを使用する命令を実行する際にメインメモリもしくはデータキャッシュに使用したいデータがない場合、使用したいデータを要求することによって生じる命令の処理速度の低下を防止する。 - 特許庁 - In an information processor in which a main storage device 2 is managed by page units, the information of the page size is set in each entry of a page size register 11 in which the value is made variable even during a system operation and a page history memory cache 13.
主記憶装置２がページ単位で管理されている情報処理装置において、システム動作中にも可変に値をとるページサイズレジスタ１１と、ページ履歴メモリキャッシュ１３の各エントリにページサイズの情報を設けた。 - 特許庁 - When a monitoring server 200 receives a trap of the effect that an error such as a paper jam occurs from a printer 300, the monitoring server 200 decides whether related information related to the trap is cached in a cache area 267 or not.
監視サーバ２００は、プリンタ３００から紙詰まり等のエラーが発生した旨のトラップを受信すると、そのトラップに関連する関連情報がキャッシュ領域２６７にキャッシュされているかどうかを判断する。 - 特許庁 - The AP server 100 includes: a cache memory 110; a retrieval instruction part 140; an automatic retrieval request generation part 120 for generating an automatic retrieval request; and a retrieval reception part 130 for processing the retrieval request.
ＡＰサーバ１００は、キャッシュメモリ１１０と、検索指示部１４０と、自動検索要求を生成する自動検索要求生成部１２０と、検索要求の処理を行う検索受付部１３０と、を備える。 - 特許庁 - This invention provides a network transmission method that can efficiently utilize the transmission bandwidth assigned on the basis of incidental information such as time restriction by using a bandwidth control technology and a cache technology.
帯域幅制御技術と蓄積(キャッシュ)技術とを併用することにより、時間制約などの付帯情報に基づいて割り当てた送信帯域幅を効率的に利用できるネットワーク伝送方法を提供する。 - 特許庁 - An address selecting circuit 12 selects the value of the address counter 11 out of the output of the address counter 11 and the address signal on an address control bus 11 when the data bus 2 is not used, and sends the value as an address signal to a cache array.
アドレス選択回路12は、アドレスカウンター11の出力とアドレス・制御バス１上のアドレス信号との内、データバス２が使用中でないときには、アドレスカウンター11の値を選択し、キャッシュアレイへのアドレス信号とする。 - 特許庁 - A bit signal is sent to an enable-line 12 by successive sequence, when a tag value corresponding to a second address B is written in CAM, data inputted to cache from the address A exists in a system 22 relating to a tag value of the address B.
後続シーケンスでイネーブル線１２にヒット信号を送り、第２アドレスＢに対応するタグ値をＣＡＭに書込むと、アドレスＡからキャッシュに入れたデータは、アドレスＢのタグ値に関連するシステム２２に存在する。 - 特許庁 - A DNS forwarder device controls a header of a DNS query response acquired from a DNS authority server device so that a DNS forwarding server may cache the content of the DNS query response.
ＤＮＳフォワーダ装置は、ＤＮＳクエリ応答の内容をＤＮＳ回送サーバがキャッシュできるように、ＤＮＳ権威サーバ装置から取得したＤＮＳクエリ応答のヘッダを制御する点に主たる特徴がある。 - 特許庁 - To eliminate possibility that the cash hit ratio of a task is lowered owing to processing of another task in a computer system having a microprocessor which performs parallel processing of a plurality of tasks, a cache memory and a main memory.
複数のタスクを並行処理するマイクロプロセッサ、キャッシュメモリ及びメインメモリを備えたコンピュータシステムにおいて、あるタスクの処理によって、別のタスクのキャッシュヒット率が低下する可能性をなくすことを目的とする。 - 特許庁 - The server maintains a cache (e.g., in system memory) that can store contents (including contents from data tables) so as to increase the efficiency of subsequently providing the same contents to satisfy client Web requests.
サーバは、コンテンツ（データテーブルからのコンテンツを含む）を格納することができるキャッシュ（例えば、システムメモリ内の）を保持し、後でクライアントのＷｅｂ要求に応じるため同じコンテンツを供給する際の効率を高めることができる。 - 特許庁 - A memory transfer routine detection circuit 12 inspects the instruction code and operand code of an instruction sequence stored in an instruction buffer 11, then, detects the combination of instructions expressing data transfer processing in a data cache 29.
メモリ転送ルーチン検出回路１２は、命令バッファ１１に格納された命令列の命令コード及びオペランドコードを検査することにより、データキャッシュ２９内でのデータ転送処理を表す命令の組合せを検出する。 - 特許庁 - To improve processing performance by arbitrating competition between caches of a plurality of processors incorporated in a plurality of processor modules and local storage divisionally disposed in the main storage of each the module to efficiently obtain cache coherence.
複数のプロセッサモジュールに内蔵した複数のプロセッサのキャッシュと各モジュールに主記憶分割配置したローカル記憶間での競合を調停し、キャッシュコヒーレンスを効率良く実現して処理性能を高める。 - 特許庁 - To reduce power consumption by such a way that stored data of a memory cell is not transferred to the other memory, as to a semiconductor memory such as a cache memory incorporated in a microprocessor.
マイクロプロセッサに搭載されるキャッシュメモリなどに適用して好適な半導体メモリに関し、メモリセルの記憶データの他のメモリへの転送という処理を要せず、低消費電力化を図ることができるようにする。 - 特許庁 - CPU resource assignment for each workload is managed for each processor group and regarding a workload whose cache hit rate matters, the CPU resource assignment is biased to a specific processor group, thereby achieving improved throughput.
各ワークロードへのＣＰＵ資源割り当てをプロセッサグループ毎に管理し、キャッシュヒット率が問題となるようなワークロードについては、ＣＰＵ資源割り当てを特定のプロセッサグループに偏らせることでスループット向上を実現する。 - 特許庁 - An arbiter circuit 50 for arbitrating accesses from the processors 10 and 20 is connected to the cache system 30 and the buffer system 40, and a flash memory 60 for storing programs and data is connected to the arbiter circuit 50.
キャッシュ・システム３０及びバッファ・システム４０には、プロセッサ１０，２０からのアクセスを調停するアービタ回路５０が接続され、このアービタ回路５０に、プログラムとデータを格納するFlashメモリ６０が接続されている。 - 特許庁 - When reply data with the same fingerprint as the one registered in the fingerprint cache is transferred from the proxy 130 on the server side to the proxy 140 on the client side, the finger print is transferred as a substitute for the reply data.
サーバ側プロキシ１３０からクライアント側プロキシ１４０へフィンガープリント・キャッシュに登録されたフィンガープリントと同じフィンガープリントを持つリプライデータを転送するにあたっては、該リプライデータの代わりに該フィンガープリントを転送する。 - 特許庁 - Further, reading of the encoded data from the font cache, the image processing of the encoded data, and writing of the image-processed data into the gradation-processed band data area in the main memory 224 are simultaneously executed.
また、フォントキャッシュからの符号データの読み込みと、その符号データの画像処理と、その画像処理後のデータをメインメモリ２２４の階調処理後のバンドデータ領域へ書き込む処理とが並列処理可能となる。 - 特許庁 - The client 20 stores the information received from the GW device 23 in a cache memory 26 based on attribute information 27 and recompiles the stored information in each access while considering the relationship of the stored information.
クライアント２０は、属性情報２７に基づいて、ＧＷ装置２３からの受信情報をキャッシュメモリ２６に格納し、その格納した情報の関連性を考慮してアクセスのたびに蓄積情報を再編成する。 - 特許庁 - The control circuit in the step S8 reads a value stored in a left end of the trace cache and accesses an address of a path memory corresponding to the value to provide an output of a value stored therein as decoded data.
ステップＳ８において、制御回路は、トレースキャッシュの左端に記憶されている値を読み取り、その値に対応するパスメモリのアドレスにアクセスして、そこに記憶されている値を復号データとして出力する。 - 特許庁 - It is possible to previously discriminate whether the address of an interrupt handier is subject to a cache hit or an error before the CPU 20 accesses the interrupt handler by setting the address of the interrupt handler in the part 5.
アドレス保持部に割り込みハンドラのアドレスを設定しておくことにより、ＣＰＵが割り込みハンドラへのアクセスを行なうよりも前に割り込みハンドラのアドレスがキャッシュヒットするかミスするかを先行して判断可能とする。 - 特許庁 - By referring to this neighbor cache, presence/absence of another subscriber terminal to respond to the neighbor discovery protocol is judged and in place of this other subscriber terminal, the router device responds to the neighbor discovery protocol.
ルータ装置は、この近隣キャッシュを参照することで、近隣探索プロトコルに返答すべき別の加入者端末の有無を判定し、この別の加入者端末に代わってルータ装置が近隣探索プロトコルに返答する。 - 特許庁 - When the memory directory entry is to be considered invalid after the access by the time base signal, an attempt of any address translation using the memory directory entry also causes a cache miss.
当該メモリ・ディレクトリ・エントリがタイム・ベース信号によるアクセスの後に無効であると見なすべきであれば、当該メモリ・ディレクトリ・エントリを使用する、如何なるアドレス変換の試みもキャッシュ・ミスを生じさせることになろう。 - 特許庁 - In a tag memory in a tag part 13, an upper address of data stored in each cache 15 and status indicating whether the data is the latest data or not are stored in an entry corresponding to the lower address of the data.
タグ部13内のタグメモリには、各キャッシュ１５に格納されているデータの上位アドレスと、そのデータが最新データであるか否かを示すステータスとが、上記データの下位アドレスに対応するエントリに格納されている。 - 特許庁 - When it is determined that the target data of the load instruction held in the entry of the instruction port 210 has been transferred after a cache miss of the target data, a second determination section 215A validates a second flag (RIF).
命令ポート２１０のエントリに保持されたロード命令の対象データについてキャッシュミスした後に対象データが転送されてきたと判定した場合、第２判定部２１５Ａは第２フラグ（ＲＩＦ）を有効化する。 - 特許庁 - A virtual VTR 8 functions as a reproducer that uses a cache buffer as a recording medium, is not equal to a general VTR that uses a video tape as a recording medium and operates virtually as a VTR when it is viewed from a local side 6.
仮想ＶＴＲ８はキャッシュバッファを記録媒体にした再生装置であり、ビデオテープを記録媒体にした一般的なＶＴＲではなく、ローカル側６から見た場合に仮想的にＶＴＲのように動作する。 - 特許庁 - Therefore, pipeline execution of the CPU 21 is stalled and the operation of the CPU 21 and the cache memory 25 can be temporarily stopped, and power consumption at the time of executing a spin wait loop can be reduced.
したがって、ＣＰＵ２１のパイプライン実行をストールさせて、ＣＰＵ２１およびキャッシュメモリ２５の動作を一時停止させることができ、スピン待ちループ実行時における消費電力を削減することが可能となる。 - 特許庁 - At the completion of writing data into the first disk, the control unit externally transmits a write completion report, and writes information for use to restore data into the second disk based on the data written into the cache memory.
制御部は、第１のディスクにデータを書き込むと、書込み終了報告を外部に送信し、キャッシュメモリに書込まれたデータに基づいて、データを復元するために用いられる情報を第２のディスクに書き込む。 - 特許庁 - A counting mechanism is inserted into the helper thread and the counting mechanism is inserted into a main thread, to help ensure the prefetched data is not removed from a cache before the main thread is able to take advantage of the prefetched data.
プリフェッチされたデータをメインスレッドが利用可能になる前にプリフェッチされたデータがキャッシュから削除されないようにすべく、カウントメカニズムがヘルパースレッドに挿入され、かつカウントメカニズムがメインスレッドに挿入される。 - 特許庁 - Image data for odd number of copies from the decided printing order and printing data and image data for even number of copies converted the image data for the odd number of copies in the inverse direction of the printing direction are created to store into the cache.
次に、上記決定した印刷順と印刷データから奇数部の画像データと、該画像データを印刷方向に対して逆方向に変換した偶数部の画像データとを作成して、キャッシュに保存する。 - 特許庁 - The LSU 4 has a DCACHE temporarily storing read/write data for an external memory, a SPRAM 42 used for special uses other than a cache and an address generator generating a virtual address for accessing the DCACHE and the SPRAM 42.
ＬＳＵは、外部メモリに対する読み出し／書き込みデータを一時的に格納するDCACHEと、キャッシュ以外の特殊な用途に使用されるSPRAMと、DCACHEやSPRAMをアクセスするための仮想アドレスを生成するアドレス生成器とを有する。 - 特許庁 - A "De" bit showing the debug authority of the developer is set as a secure tag 1144 in the cache, and a value corresponding to an authentication result 1511 of the developer who is debugging a program on an integrated circuit 1 is reflected.
キャッシュではセキュアタグ１１４４として、開発者のデバッグ権限を示す「Ｄｅ」ビットを設け、集積回路１上のプログラムのデバッグをしている開発者の認証結果１５１１に応じた値を反映させる。 - 特許庁 - FILE SHARING NETWORK SYSTEM, DATA STRUCTURE USED FOR FILE TRANSER OF FILE SHARING NETWORK SYSTEM, FILE TRANSFER METHOD FOR FILE SHARING NETWORK SYSTEM, FILE DISCLOSURE COMPUTER, CACHE COMPUTER, FILE ACQUISITION COMPUTER AND COMPUTER PROGRAM
ファイル共有ネットワークシステム、ファイル共有ネットワークシステムのファイル転送に用いられるデータ構造、ファイル共有ネットワークシステムにおけるファイル転送方法、ファイル公開コンピュータ、キャッシュコンピュータ、ファイル取得コンピュータ、及びコンピュータプログラム - 特許庁 - The counter 7 retains a counter value 50 (number of cache hits for every N cycles) that is updated according to contents inputted to the lowest bit 60 of the shift register 6 and to contents outputted from the highest bit 6n of the shift register 6.
カウンタ７は、シフトレジスタ６の最下位ビット６０に入力される内容と、最上位ビット６ｎから出力された内容に基づいて更新されるカウンタ値５０（Ｎサイクルあたりのキャッシュヒット回数）を保持する。 - 特許庁 - A reception necessity decision unit 401 determines that reception is unnecessary when the whole data to which a holding version ID which is the same as or newer than a transmission version ID that a cache server can transfer is added is already stored.
受信要否判定部４０１は、キャッシュサーバが転送可能な送信バージョンＩＤと同じ、あるいはよりも新しい保持バージョンＩＤが付されたデータ全体を既に記憶している場合に受信不要と判断する。 - 特許庁 - An IP packet editing generating part 7-1 of communication equipment 1-1 retrieves an ARP cache table 15-1 or uses ARP and provides a MAC address M200 corresponding to an IP address I200 of communication equipment 1-2.
通信装置１−１のＩＰパケット編集生成部７−１はＡＲＰキャッシュテーブル１５−１を検索して、又、ＡＲＰを使用して、通信装置１−２のＩＰアドレス：Ｉ２００に対するＭＡＣアドレス：Ｍ２００を得る。 - 特許庁 - To provide a data consistency control system which, while simplifying data consistency control, eliminates the need for a cache agent to have a buffer of sufficiently large size to prevent deadlock, and a data consistency control method.
データ一貫性制御を単純なものとしつつ、キャッシュエージェントにデッドロックを防止するための十分大きなサイズのバッファを持つ必要のないデータ一貫性制御システム及びデータ一貫性制御方法を提供する。 - 特許庁 - Accordingly, the security protection mode (third level of privilege) constructed by an unaggressive method is provided on a processor system 10 including a processor core, a command and data cache, a write buffer and a memory management unit.
この様に、プロセッサ・コア、命令およびデータ・キャッシュ、書き込みバッファおよびメモリ管理ユニットを含むプロセッサ・システム（１０）上に、非侵略的な方法で構築された機密保護モード（特権の第３レベル）が具備される。 - 特許庁 - Especially, as the significant section, data in areas before and after the start and end of the loaded data section are checked frequently especially during the cut editing of these areas so that the data section can be reloaded in the cache store.
特に重要な部分として、ロードされたデータセクションの開始及び終了前後のエリアにおけるデータは、これらのエリアがカット編集の間に特に頻繁にチェックされるので、キャッシュストアに再ロードされる。 - 特許庁 - In the case of transferring the reply data having the same finger print as the finger print registered in the finger print cache from the server side proxy 30 to the client side proxy 40, the finger print is transferred instead of the reply data.
サーバ側プロキシ３０からクライアント側プロキシ４０へフィンガープリント・キャッシュに登録されたフィンガープリントと同じフィンガープリントを持つリプライデータを転送するにあたっては、該リプライデータの代わりに該フィンガープリントを転送する。 - 特許庁 - A character code system discriminating part 13 extracts and discriminates the character code system of printing data from the printing attribute data sent out of a host device along with printing data to output the same to a cache selection part 14.
文字コード体系識別部１３は、印字データと共に上位装置から送出された印刷属性情報の中から印字データの文字コード体系を抽出・識別してキャッシュ選択部１４へ通知する。 - 特許庁 - The thread for the pre-fetching and pre-purging which is generated by the compiler device 100 conducts the pre-fetching and pre-purging in consideration of the priority of the program and the use rate of a cache memory while operating in parallel to a main program.
コンパイラ装置１００によって生成されたプリフェッチおよびプリパージ用スレッドはメインプログラムと並列に動作しながら、プログラムの優先度やキャッシュメモリの使用率を考慮したプリフェッチおよびプリパージを行う。 - 特許庁 - The function of putting in and out digital cache or the condition for directly connecting to a bank and other portal sites or homepages are written in the magnetic memory card or memory chip of one card by a means readable by computer (this card is called all-net card).
一枚のカードに、電子マネーを出し入れする機能や、銀行やその他のポータルサイトやホームページに直結するための条件をコンピューターが読み取り可能な手段で磁気やメモリーカードやメモリーチップに書き込む。 - 特許庁 - According to the attribute of information stored in a cache memory (temporary storage means), the operation of reading information temporarily stored in the temporary storage means and writing it in the storage medium, that is, flash operation is controlled.
キャッシュメモリ（一時記憶手段）に記憶された情報の属性に応じて、一時記憶手段に一時記憶される情報を読み出すと共に上記記録媒体に書き込む動作、即ちフラッシュ動作を制御する。 - 特許庁 - The host IF 121 performs CRC check based on the data and the CRC code, and when there is no error, the data and the CRC code are respectively transferred to a cache controller 122 respectively through a data transfer bus 14 and a CRC bus 15.
ホストＩＦ１２１は、データとＣＲＣ符号に基づくＣＲＣチェックを行い、エラーがなければデータはデータ転送用バス１４により、ＣＲＣ符号はＣＲＣバス１５によりキャッシュコントローラ１２２に転送する。 - 特許庁 - A sub memory provided with a cache function for temporarily storing write data from a CPU is provided between the CPU and a main memory for exchanging data so that the CPU can not directly write in the main memory.
ＣＰＵとデータのやり取りを行うメインメモリとの間にＣＰＵからの書き込みデータを一時保管するキャッシュ機能を備えたサブメモリを設けて、ＣＰＵからは直接メインメモリに書き込み出来ないようにする。 - 特許庁 - Then, all write processes to the volume A and the mirror volume B are cached in memory by using a means for redirecting them onto the memory, and, at shutdown, only the cache of the mirror volume B is written to the secondary storage device.
この時、ボリュームＡとミラーボリュームＢへの全ての書込み処理をメモリ上にリダイレクトする手段を用いてメモリ上にキャッシュしておき、シャットダウン時にミラーボリュームＢのキャッシュのみを二次記憶装置に書込む。 - 特許庁 - For instance, a processing circuit such as a floating point unit or a data cache operates at one of a high-power mode and a low-power mode based on the number of threads currently operated by the simultaneous multi-threading processor.
例えば、フローティングポイントユニットまたはデータキャッシュのようなプロセッシング回路が同時多重スレッディングプロセッサによって現在動作しているスレッドの数に基づいて高電力モードまたは低電力モードの一つで動作する。 - 特許庁 - Then, the file server searches a domain in which the number of access to the highly similar existing registered file is equal to or larger than a threshold, and copies and registers the file relating to the new registration of this time to a cache server belonging to the domain as well.
そして、ファイルサーバは、その類似度の高い既存の登録ファイルに対するアクセス数が閾値以上のドメインを探索し、そのドメインに属するキャッシュサーバにも今回の新規登録に係るファイルをコピー登録する。 - 特許庁 - It is determined whether an instruction cache competing with a part with high execution frequency during emulating operation of an emulation program occurs or not, and only a non-competing address is set to a converted instruction storage area.
エミュレーションプログラムのうちエミュレーション動作中に実行頻度の高い部分との命令キャッシュ競合がおこるか否かの判定を行い、競合しないアドレスのみを変換済命令格納領域に設定する。 - 特許庁 - When the read tag information shows the absence of speculative read data in all cache memories 20a and 20b, these speculative read data are sent to a processor 10a inside the present node device 100a.
そして、読み出したタグ情報が、投機的読み出しデータが全キャッシュメモリ２０ａ、２０ｂにおいて存在しないことを示す場合には、この投機読み出しデータを自ノード装置１００ａ内のプロセッサ１０ａに送る。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
