「Cache」を含む例文一覧(5775)
＜前へ 1 2 .... 51 52 53 54 55 56 57 58 59 .... 115 116 次へ＞- The lower side driver 152 receives reading and writing requests from a host side, to cache a transferred data.
下位側ドライバ１５２は、上位側からリード、ライト要求を受信し、転送されるデータをキャッシュする。 - 特許庁 - From the cache buffer of a file system registered in a queue where data are written, the data are written to an external storage device by a demon process, and the releasing operation of the cache buffer whose data are written from the queue is performed by the demon process so that the cache buffer can be used by another process.
データが書き込まれ、キューに登録されたファイルシステムのキャッシュバッファに対し、デーモンプロセスによってデータを外部記憶装置に書き出すと共に、デーモンプロセスにより、データを書き出したキャッシュバッファのキューからの解放動作を実施することにより、他のプロセスがこのキャッシュバッファを利用することが可能となる。 - 特許庁 - In a processor module on the receiving side, a cache controller detects that the header is rewritten, reads communication data stored in the buffer corresponding to the address information stored in the header, stores the address information in a new cache tag, stores the communication data in a cache block, and then interrupts the processor.
受信側のプロセッサモジュールでは、キャッシュコントローラが、ヘッダが書き換えられたことを検出して、ヘッダに格納されたアドレス情報に対応するバッファに格納されている通信データをリードし、アドレス情報を新たなキャッシュタグに格納するとともに、通信データをキャッシュブロックに格納した後、プロセッサに割込みをかける。 - 特許庁 - To provide a reliable discless network-bootable computer by using a local nonvolatile memory (NVM) cache.
ローカル不揮発性メモリ（ＮＶＭ）キャッシュを使用して信頼性のあるディスクレスネットワークブータブルコンピュータを提供する。 - 特許庁 - In the disk control processing board 3, a disk cache fetching program is started to perform processing for reading information about the disk cache from a memory of the main body board 1 and reflecting it in the disk 2, while this processing result and a processing termination time are written in a cache reflection log file 16 as reflection log information.
ディスク制御処理ボード３では、ディスクキャッシュ取込プログラムを起動して、本体ボード１のメモリからディスクキャッシュに関する情報を読み込んでディスク２へ反映させる処理を実行すると共にその処理結果及び処理終了時間を反映ログ情報としてキャッシュ反映ログファイル１６に書き込む。 - 特許庁 - To reduce a cache conflict among a plurality of functions and to improve the performing speed of an application program.
複数の関数間のキャッシュコンフリクトを削減し、アプリケーションプログラムの実行スピードの向上を図る。 - 特許庁 - High speed expansion and reduction conversion arithmetic circuits of a primitive pattern is constituted by using circuit structure for reading the texture pattern from a cache memory 2 by a texture address generation circuit 1 and loading applicable data from an external memory 3 when a cache mistake detection circuit 4 detects cache mistakes, and an interpolation circuit 4 by the bicubic function.
テキスチャーアドレス発生回路１で、テキスチャーパターンをキャシュメモリ２から読みだし、キャシュミス検出回路４がキャシュミスを検出すると外部メモリ３から該当データをロードするための回路構成と、双３次関数による補間回路４を用いて、原始パターンの高速拡大および縮小変換演算回路を構成する。 - 特許庁 - To solve the problems that instructions and data copied to a cache memory at the time of repetitive processing task execution are swept out from the cache memory at the time of successive processing task execution, a cache hit rate at the time of the next repetitive processing task execution lowers and overheads increase in the case of executing a successive processing task and a repetitive processing task in a single processor in a time division manner.
逐次処理タスクと繰返処理タスクを単一のプロセッサで時分割で実行する場合、繰返処理タスク実行時にキャッシュメモリに複写された命令及びデータが、逐次処理タスク実行時にキャッシュメモリから掃出され、次回の繰返処理タスク実行時のキャッシュヒット率が低下し、オーバーヘッドが増大する。 - 特許庁 - The microcomputer is provided with an operation unit 2 to perform an arithmetic processing, a cache memory 3 used as built-in memory to write/read data by the operation unit 2 and connected with an external memory 5 by bus and a cache validity flag 4 to display validity of the cache memory 3 used as the built-in memory by the arithmetic unit 2.
演算処理を行う演算ユニット２と、この演算ユニット２によりデータの書き込み・読み出しを行うとともに、外部メモリ５にバス接続された内蔵メモリ兼キャッシュメモリ３と、演算ユニット２により内蔵メモリ兼キャッシュメモリ３の有効性を表示するキャッシュ有効フラグ４とを有する。 - 特許庁 - A cache manager 31 refers to the profile information 32, saves execution information 33 indicating the execution state of the application 3 in a cache file 34 provided in an EEPROM in the case of switching the communication I/Fs and restores the execution information 33 from the cache file 34 to a predetermined location, when the communication I/Fs are switched.
キャッシュマネージャ３１は、プロファイル情報３２を参照し、通信Ｉ／Ｆが切替わる際は、ＥＥＰＲＯＭに設けられたキャッシュファイル３４に、アプリケーション３の実行状況を示す実行情報３３を退避し、通信Ｉ／Ｆが切替わると、実行情報３３をキャッシュファイル３４から所定の場所に復帰させる。 - 特許庁 - To provide a method, a circuit and a system for using an idle time of a dynamic frequency scaling cache memory.
ダイナミック周波数スケーリングキャッシュメモリの休止時間を利用する方法、回路及びシステムを提供する。 - 特許庁 - To reduce influence of memory latency generated from access to a main memory by a cache miss of a load instruction.
ロード命令のキャッシュミスによるメインメモリへのアクセスから発生するメモリレイテンシの影響を軽減する。 - 特許庁 - To provide a method, a device and a system for storing data in a cache in power failure.
電源異常の場合にキャッシュ内のデータを格納するための方法、デバイス、及び、システムを提供する。 - 特許庁 - To provide a cache back method capable of providing a product and service to be fed back to an Internet connection fee.
インターネット接続料金に還元される製品・サービスを提供できるキャッシュバック方法を提供する。 - 特許庁 - To prevent loss of cache data with high accuracy when a power failure occurs during power restoration.
復電処理中に停電が発生した場合に、キャッシュデータのロストを精度よく防止することを課題とする。 - 特許庁 - The driver 152 on the lower level side receives read and write requests from the upper level side, so as to cache data to be transferred.
下位側ドライバ１５２は、上位側からリード、ライト要求を受信し、転送されるデータをキャッシュする。 - 特許庁 - When the acquisition of information fails, the previously obtained information which was preserved as the cache value is displayed (S803).
情報取得に失敗した場合は、キャッシュ値として保存されていた既取得情報を表示する(S803)。 - 特許庁 - To provide a throughput control apparatus and method for suppressing a transmission delay and the capacity of a cache memory.
スループット制御装置及び方法において、伝送遅延を抑え、かつ、キャッシュメモリの容量を抑える。 - 特許庁 - To use the result of a memory referring operation such as a cache miss from a program with further low overhead.
キャッシュミスなどのメモリ参照動作の結果をより低いオーバヘッドでプログラムから利用可能とする。 - 特許庁 - When a miss is judged, the value of a write-back management bit regarding a requested cache class is confirmed.
判定の結果、ミスしたときは、リクエストされたキャッシュクラスに関するライトバック管理ビットの値が確認される。 - 特許庁 - A plurality of the processing circuits 124 commonly use the cache memory 123 in the same back end apparatus 120.
複数の処理回路１２４は、同じバックエンド装置１２０内にあるキャッシュメモリ１２３を共用する。 - 特許庁 - The number of the cache lines in the 2nd group is preferably larger than that in the 1st group.
第２群内のキャッシュ・ラインの数は、第１群内のキャッシュ・ラインの数よりも多いことが好ましい。 - 特許庁 - To provide a semiconductor memory for easily testing a DRAM of a cache DRAM.
キャッシュＤＲＡＭにおけるＤＲＡＭ部のテストを容易に行なうことができる半導体記憶装置を提供する。 - 特許庁 - A register pre-fix length determining mechanism 102 obtains the longest cache pre-fix length of each entry in the forwarding table.
登録プレフィクス長決定機構102 は、フォワーディングテーブルの各エントリの最長キャッシュプレフィクス長を求める。 - 特許庁 - If the command does not access a cache line in the same memory as the command in the queue, no collision with the queue is caused.
コマンドがキューにあるコマンドと同じメモリーのキャッシュラインにアクセスしない場合、キューと衝突しない。 - 特許庁 - Further, when timbre switching is indicated, whether or not waveform data used preferentially for the switching-indicated timbre are held in the cache memory 11 is detected and when the waveform data are not held in the cache memory 11, the waveform data are read out of the waveform memory 10 and transferred to the cache memory 11.
また、音色切換が指示されたときに、その切換指示された音色で優先的に使用される波形データが、キャッシュメモリ１１上に保持されているか否かが検出され、この波形データがキャッシュメモリ１１上に保持されていないときには、この波形データが波形メモリ１０から読み出されて、キャッシュメモリ１１に転送される。 - 特許庁 - Data are written in a memory module 104 and at the same time, similar data are written in a write cache protecting circuit 105 as well.
メモリーモジュール(104)にデータを書き込むと同時に、ライトキャッシュ保護回路(105)にも同様のデータを書き込む。 - 特許庁 - To verify validity in the real operation environment of cache constitution of a current computer and to predict cache performance for the design of a next computer by receiving a memory access request to a computer in operation and simulating the operation of a memory access request by a cache memory whose constitution can be optionally set.
稼働中の計算機のメモリアクセス要求を受け取り、任意に構成の設定が可能なキャッシュメモリによりそのメモリアクセス要求の動作を模倣することにより、現行計算機のキャッシュ構成の実稼働環境における妥当性の検証や、次期計算機の設計に対するキャッシュ性能予測を行う。 - 特許庁 - When the collapse error of consistency of the RAID 5 occurs to a plurality of disk devices during writing by the write-back processing part 45, a recovery processing part 46 secures a cache stripe region storing the whole stripe data including new data which is a write-back object, on the cache memory 28 and allows a cache control part 42 to manage it.
リカバリ処理部４６は、ライトバック処理部４５による書込み時に、複数のディスク装置にＲＡＩＤ５の整合性が崩れるエラーが発生した場合、書戻し対象となった新データを含むストライプ全体のデータを格納したキャッシュストライプ領域をキャッシュメモリ２８上に確保してキャッシュ制御部４２に管理させる。 - 特許庁 - When a deciding part 19 of page cache existence decides that a page including the document to be linked which is obtained by the markup document analyzing part 17 is not stored in the page cache storing part 16, the page including the document to be linked is captured by the page capturing part 15 and stored in the page cache storing part 16.
上記マークアップ文書解析部１７によって得られた上記リンク先文書を含むページがページキャッシュ蓄積部１６に蓄積されていないとページキャッシュ有無判定手部１９が判定すると、ページ取込部１５により上記リンク先文書を含むページを取り込んでページキャッシュ蓄積部１６に蓄積する。 - 特許庁 - A client host 2 is provided with: a memory area 25 for data input/output; a memory area 25 for cache; a network file system 27 having a cache mechanism 24 for managing cache data so that they can be updated; and a file system 21 for a storage area network (SAN) for operating data reading/writing to the disk device through the SAN.
クライアントホスト２は、データの入出力用メモリ領域２５と、キャッシュ用メモリ領域２５と、キャッシュデータを更新可能に管理するキャッシュ機構２４を有するネットワークファイルシステム２７と、ストレージエリアネットワーク（ＳＡＮ）経由でディスク装置に対してデータの読み書きを行うＳＡＮ用ファイルシステム２１とを有する。 - 特許庁 - In the case of rewriting data of the device in response to a request from the application programs P_1 to P_n, the data communication processing part 11 reads only data that a cache area deciding part 11a decides to be data of the device allocated to be stored in the cache area 17a after writing and writes the only data into the cache area 17a.
アプリケーションプログラムＰ_1 〜Ｐ_n からの要求でデバイスのデータを書き換える場合、データ通信処理部１１が、キャッシュ領域判定部１１ａによって、キャッシュ領域１７ａに格納に割り当てられたデバイスのデータであると判定されたデータのみ、書き込み後に読み出してキャッシュ領域１７ａに書き込む。 - 特許庁 - In this status, when the replacement of the latest data is generated by a processor 16 by the cache unit having the write ownership, the write ownership is transferred to the cache unit having the latest data, and the copy back of the latest data to the main storage 28 is suppressed from being performed until the cache unit owning the latest data becomes one.
この状態で、書込所有権を有するキャッシュユニットでプロセッサ１６による最新データのリプレースが発生した場合、書込所有権を最新データを保有しているキャッシュユニットに委譲し、最新データを保有するキャッシュユニットが１つになるまで主記憶２８への最新データのコピーバックを抑止して行わないようにする。 - 特許庁 - Thus, an instruction code cached in the instruction cache memory is fetched and an arithmetic operation is carried out (S28).
このため、命令キャッシュメモリにキャッシュされている命令コードがフェッチされ、演算が実行される（Ｓ２８）。 - 特許庁 - When a cache miss is caused in the cache memory, a disk array management table 107 is referred to and a port to which the secondary storage device corresponding to a logical volume in the packet is connected is specified to access the secondary storage device, and data sent from the secondary storage device are stored in the cache memory, and the data are transferred to the host computers through the switch.
キャッシュメモリでキャッシュミスが生じたときは、ディスクアレイ管理テーブル107を参照してパケット内の論理ボリュームに対応する２次記憶装置が接続されているポートを特定して２次記憶装置をアクセスし、２次記憶装置から送られてくるデータをキャッシュメモリに格納し、データをスイッチを介してホストコンピュータに転送する。 - 特許庁 - The end users' computers store pre-computed data assemblies received from the server in a cache memory.
エンドユーザのコンピュータは、サーバから受信した予め計算されたデータの集合をキャッシュ・メモリに保存する。 - 特許庁 - The above-described storage element is used for a storage device such as a register and a cache memory that the signal processing circuit has.
上記記憶素子を、信号処理回路が有する、レジスタやキャッシュメモリなどの記憶装置に用いる。 - 特許庁 - The cache server 14 monitors the increase of frequency of request for content using a request frequency counter 28.
キャッシュサーバ１４は、リクエスト回数カウンタ２８を用いてコンテンツのリクエスト回数の増大を監視する。 - 特許庁 - When a user performs the changeover, data inputted to an input area by the user are held in a cache part.
ユーザが切り替えを行ったとき、ユーザが入力領域に入力したデータはキャッシュ部に保持される。 - 特許庁 - In addition, the popular content is stored in the cache of the destination server, depending on access costs and network costs.
また、アクセスコストとネットワークコストによっては、コンテンツ配送先サーバのキャッシュ側に格納することとした。 - 特許庁 - To analyze a source program, and to generate an object program for dynamically controlling a cache memory from software.
原始プログラムを解析し、キャッシュメモリをソフトウェアから動的に制御する目的プログラムを生成する。 - 特許庁 - To provide a multiprocessor system for reducing power consumption during backup of a cache state.
キャッシュ状態のバックアップ時の電力消費を低減するマルチプロセッサシステムを提供することを課題とする。 - 特許庁 - This data is stored in the form of a virtual composite object in a cache memory or a cluster of a server 106.
このデータを、キャッシュ・メモリまたはサーバ１０６のクラスタに、仮想複合オブジェクトの形態で保存する。 - 特許庁 - To reduce a load of retrieval processing by enhancing a hit rate of a cache in an information retrieval system.
情報検索システムにおけるキャッシュのヒット率を向上させて検索処理の負荷を軽減する。 - 特許庁 - To reduce access frequency to a tag memory and a data memory in a set-associative system cache device.
セットアソシアティブ方式のキャッシュ装置において、タグメモリとデータメモリに対するアクセス回数を少なくする。 - 特許庁 - A memory controller extracts information from the main memory 120 so as to initialize the cache 130.
メモリコントローラは、前記キャッシュ１３０を初期化するように、前記メインメモリ１２０から情報を取り出す。 - 特許庁 - The self-rewriting processor 1 includes: a CPU 10; and a cache 20 for storing the protection object program.
自己書き換え処理装置１は、ＣＰＵ１０と、保護対象プログラムを記憶するキャッシュ２０と、を備える。 - 特許庁 - The data transfer from the nonvolatile memory to the cache memory involves error corrections to provide improved reliability.
不揮発性メモリのデータをキャッシュメモリへ転送させる際は、エラー訂正を行い、信頼性の向上を図る。 - 特許庁 - To prevent reduction of access speed of a main memory to an area wherein a cache memory of a CPU is disabled.
CPUのキャッシュメモリがディスエーブルされている領域に対して、メインメモリのアクセス速度の低下を防止する。 - 特許庁 - Then, the cache device 30 receives the object ID, and extracts the attribute ID from the object ID by the extractor recorded in the cache part 300, and when the extracted attribute ID is coincident with the attribute ID cached while being made to correspond to the extractor, the cache device 30 returns the attribute data recorded while being made to correspond to the extractor.
そして、キャッシュ装置３０は、対象ＩＤを受信して、キャッシュ部３００に記録された抽出子により対象ＩＤから属性ＩＤを抽出し、抽出した属性ＩＤが、抽出子に対応付けてキャッシュされた属性ＩＤと一致すれば、抽出子に対応付けて記録された属性データを返信する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
