「Cache」を含む例文一覧(5776)
＜前へ 1 2 .... 56 57 58 59 60 61 62 63 64 .... 115 116 次へ＞- Thus, the cache device operates in an optimal state depending on the number of requested textures.
したがって、本発明のキャッシュ装置は要求されるテクスチャの数に従って最適の状態で動作できる。 - 特許庁 - To provide an accelerated morphological analysis method that uses a cache memory to substantially improve the processing speed.
処理速度を実質的に改善するために、キャッシュメモリを使用した高速形態素解析方法を提供する。 - 特許庁 - The method also includes compiling the code according to the code placement and writing the code to the memory for subsequent loading from the memory to the cache.
コード配置に従ってコードがコンパイルされ、メモリからキャッシュに以後ロードするコードがメモリに書き込まれる。 - 特許庁 - A CPU cache mechanism 305 is shared by a plurality of CPU cores 301-304 in a multi-core processor 30.
ＣＰＵキャッシュ機構３０５は、マルチコアプロセッサ３０内の複数のＣＰＵコア３０１〜３０４に共有される。 - 特許庁 - To set cache data to be used by all users without setting the data for each user.
ユーザ毎に個別に設定することなく、全てのユーザが利用できるキャッシュデータを設定することを可能とする。 - 特許庁 - One or more dirty data element stored in the second cache memory is backed up in the nonvolatile storage resource.
第二のキャッシュメモリに記憶された一以上のダーティデータ要素を不揮発性の記憶資源にバックアップされる。 - 特許庁 - To provide an effective and efficient method for a client to cache a file in a distributed file system.
分散ファイルシステムにおいてクライアントがファイルをキャッシュするための効果的で効率的な方法を提供する。 - 特許庁 - For managing cache data, a hierarchy directory method 110 and hash directory method 120 can be used in combination.
キャッシュデータを管理するために、階層ディレクトリ方式１１０とハッシュディレクトリ方式１２０とを併用可能とする。 - 特許庁 - To update a cache of printer information held by a print server without reducing print performance.
印刷パフォーマンスを落とすことなくプリントサーバが保持するプリンタ情報のキャッシュを更新することを目的とする。 - 特許庁 - How lines of each group are registered in a cache 35 are set in a registration policy definition table 360.
また、各グループのラインをキャッシュ３５にどのように登録するかを登録ポリシー定義テーブル３６０に設定する。 - 特許庁 - The dynamic cache peer CP carries out caching of a static peer SP and becomes an origin of content distribution in the realm network.
ダイナミックキャッシュピアＣＰはスタティックピアＳＰをキャッシュし、レルムネットワークにおいてコンテンツ配信の起点となる。 - 特許庁 - The data stored in the data center are transferred to the cache server of the CN and/or the RAN according to the data arrangement list.
データセンタに記憶されたデータは、データ配置リストに従って、CN及び／又はRANのキャッシュサーバに転送される。 - 特許庁 - Web site data discerned that comfortability of browsing is low is cached in the storage domain of the cache server (step 306).
閲覧快適性が低いと判別したＷｅｂサイトデータをキャッシュサーバの記憶領域にキャッシュする（ステップ３０６）。 - 特許庁 - To provide a highly efficient virtual index virtual tag cache system which uses an interruptible hardware cleaning function.
割り込み可能なハードウエア・クリーン機能を用いた高能率な仮想インデックス・仮想タグ・キャッシュ・システムを開示する。 - 特許庁 - An instruction cache 3 outputs to the CPU core 6 a hit instruction in response to a request from the CPU core 6.
命令キャッシュ３は、ＣＰＵコア６の要求に対してヒットした命令をＣＰＵコア６へ出力する。 - 特許庁 - To provide a distributed coordinate cashing employing a cache server to acquire an object that can reduce excess traffic.
オブジェクトを取得するためのキャッシュサーバを用いる分散協調キャッシングにおいて、余分なトラヒックを低減させる。 - 特許庁 - To entirely reduce the communication volume carried on a network by distributing the load of each cache server.
各キャッシュサーバの負荷を分散させることにより、ネットワーク上を流れる通信量を全体的に削減すること。 - 特許庁 - The peer-to-peer terminals 2-1 to N each generate a cache of the content when receiving the content from a network.
ピアツーピア端末装置２−１〜Ｎは、ネットワークからコンテンツを受信する際にコンテンツのキャッシュを生成する。 - 特許庁 - Data from a volatile memory element or a device such as a nonvolatile storage device are held in entries in the cache.
揮発性メモリ素子または不揮発性記憶装置などの装置からのデータが、キャッシュ内のエントリに保持される。 - 特許庁 - The communication interface sends the requests registered in the request cache to the field device at predetermined cycles.
また、通信インターフェイスは所定の周期で要求キャッシュに登録されている要求をフィールド機器に送信する。 - 特許庁 - A cache 814 is formed in a mega-cell mounted on a single integrated circuit 800 to shorten instruction access time.
単一集積回路８００上のメガセル内にキャッシュ８１４を設けて命令アクセス時間を短縮する。 - 特許庁 - To hold data requiring high-speed access on a main memory, even when a disk cache is functioning.
ディスクキャッシュが機能していても、高速なアクセスが要求されるデータがメインメモリ上に保持されるようにする。 - 特許庁 - On a cache in an information processor which performs vector operation processing, two or more pieces of data are stored.
ベクトル演算処理を行う情報処理装置におけるキャッシュ上には複数のデータが格納されている。 - 特許庁 - To automatically and properly increase the number of ways according to an application to improve utilization efficiency and hit rate of a cache.
アプリケーションに応じて自動的にウェイ数を適切に増減し、キャッシュの利用効率やヒット率を改善する。 - 特許庁 - To provide a multiprocessor system, along with a method of controlling the same, capable of effectively using cache memories.
キャッシュメモリを有効に活用できるマルチプロセッサシステムおよびマルチプロセッサシステムの制御方法を提供することである。 - 特許庁 - To hold data consistency of a cache memory and a real memory and to reduce CPU processing loads.
キャッシュメモリと実メモリのデータ一貫性を保つとともに、ＣＰＵの処理の負荷を減らすことができるようにする。 - 特許庁 - The memory element is used in a memory device such as a register or a cache memory included in a signal processing circuit.
そして、上記記憶素子を、信号処理回路が有する、レジスタやキャッシュメモリなどの記憶装置に用いる。 - 特許庁 - To prevent deterioration in cache efficiency between a plurality of conversion modules working in parallel mutually without performing inter-process communication.
プロセス間通信を行うことなく、並列動作する複数の変換モジュール間のキャッシュ効率の低下を防ぐ。 - 特許庁 - To improve reading speed from a cache server when distributing multi-viewpoint media data to a client terminal.
多視点メディアデータをクライアント端末に配信する際に、キャッシュサーバからの読み出し速度を向上させること。 - 特許庁 - To provide an information processing device reducing a data write restoration time from a cache memory to a main memory.
キャッシュメモリからメインメモリへのデータの書き戻し時間を短縮することができる情報処理装置を提供する。 - 特許庁 - To increase processing speed of an information processor provided with a cache memory used by a CPU.
ＣＰＵにより使用されるキャッシュメモリを設けてなる情報処理装置に関し、処理速度の高速化を図る。 - 特許庁 - The BDT generator 103 is acted to a restricted distance tree 800 to be stored in a cache 133.
ＢＤＴジエネレータ１０３はキャッシュ１３３に格納される制限付き距離ツリー８００に対して作用する。 - 特許庁 - The method also starts an access of a memory in response to the request for data and snoops a processor cache of each processor in each node.
また、データ要求に応答してメモリのアクセスを開始し、各ノード内の各プロセッサのプロセッサキャッシュをスヌープする。 - 特許庁 - DEVICE FOR ALLOCATING INSTRUCTION CACHE FUNCTION, METHOD FOR OPTIMIZING ALLOCATION AND RECORDING MEDIUM RECORDING ALLOCATION OPTIMIZING PROCEDURE
命令キャッシュ関数割付装置、割付最適化方法および割付最適化手順を記録した記録媒体 - 特許庁 - To provide a hardware break circuit which is built up inside a processor and can be used as a cache memory after debugging is finished.
プロセッサ内部に組み込み、デバッグ終了後はキャッシュメモリとして使用可能なハードウエアブレーク回路を提供する。 - 特許庁 - To provide a data processor having a command cache avoiding a wasteful power consumption and capable of operating at low power.
無駄な電力消費を避け、低電力で動作可能な命令キャッシュを有するデータ処理装置を提供する。 - 特許庁 - DATA PROCESSING SYSTEM, CACHE SYSTEM AND METHOD FOR UPDATING INVALID COHERENCY STATE IN RESPONSE TO SNOOPING OPERATION
動作のスヌーピングに応答して無効コヒーレンシー状態を更新するデータ処理システム、キャッシュ・システム、および方法 - 特許庁 - As an example, the memory device may be a cache and the second memory device may be a main memory for the computing system.
一例として、メモリ装置をキャッシュとし、第２のメモリ装置をコンピューティング・システムの主記憶とすることができる。 - 特許庁 - When a desired page in a displayed cache tree is selected by the user, the selected page is displayed.
そして、表示されたキャッシュツリー内の所望のページがユーザによって選ばれると、その選ばれたページを表示する。 - 特許庁 - After data in the streaming data cache memory 30 is accessed the first time, the data is invalidated and will not be used again.
ストリーミングデータキャッシュメモリ３０内のデータが、最初にアクセスされた後に、無効にされると共に再利用されない。 - 特許庁 - A computer 20 includes a cache 26 having a flag 29 indicating whether retained data is valid or invalid.
計算機２０は、保持されているデータの有効又は無効を示すフラグ２９を有するキャッシュ２６を備える。 - 特許庁 - To provide a cache memory device and its control method for reducing power consumption with a low cost configuration.
安価な構成で、かつ消費電力を低減できるキャッシュメモリ装置及びその制御方法を提供すること。 - 特許庁 - The hitting probability of a determination tree to a cache memory in node transition is improved, and the high speed operation of recognition processing is achieved.
決定木のノード遷移におけるキャッシュメモリへのヒット確率を向上させ、認識処理を高速化させる。 - 特許庁 - One of sub-regions can be retrieved from the warp field cache and mapped to the HIP sequence to warp the HIP.
一つの部分領域をキャッシュから取り出してＨＩＰシーケンスにマッピングし、ＨＩＰをワーピングすることができる。 - 特許庁 - Thereby, if the scalar load command makes a cache failure, the data transfer request can be issued at an early time.
これにより、スカラロード命令がキャッシュミスする場合に、より早いタイミングでデータ転送要求を発行できる。 - 特許庁 - It is necessary only to add a necessary number of the adapters 1, 2 and the cache memory 3 in order to enlarge the scale.
規模を拡大するには、必要な数だけこれらアダプタ１，２及びキャッシュメモリ３を付加するだけでよい。 - 特許庁 - A decoding result of the instruction to be executed in the instruction executing part 1 is stored in a decoding result cache storage part 2.
デコード結果キャッシュ格納部２は、命令実行部１において実行する命令のデコード結果が記憶される。 - 特許庁 - Further, an index table consisting of cell group codes and head addresses is stored in a RAM (1 to 4) functioning as a cache memory.
またセルグループコードと先頭アドレスからなるインデックステーブルをキャッシュメモリとして機能するＲＡＭ(1-4)に記憶する。 - 特許庁 - Responsive to a cache access by a program, a side of a binary tree pointed to by a base node is identified.
プログラムによるキャッシュ・アクセスに応答して、基底ノードによってポイントされている２分木の側を識別する。 - 特許庁 - It is desired that the execution cycle estimation information is dynamically changed according to whether the cache miss is detected or not.
好ましくは、実行サイクル数見積り情報は、キャッシュミスの検出／非検出に応じて動的に変更される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
