CACHE SYSTEM AND CLIENT DEVICE キャッシュシステムおよびクライアント装置 - 特許庁
CACHE DEVICE AND COMPUTER PROGRAM キャッシュ装置及びコンピュータプログラム - 特許庁
STORAGE DEVICE AND CACHE METHOD 記憶装置、および、キャッシュ方法 - 特許庁
CACHE DEVICE AND CONTROL METHOD キャッシュ装置及び制御方法 - 特許庁
CACHE MEMORY AND PRE-FETCH METHOD キャッシュメモリ及びプリフェッチ方法 - 特許庁
SET ASSOCIATIVE CACHE MEMORY DEVICE セットアソシアティブ型キャッシュメモリ装置 - 特許庁
ccache is a fast compiler cache.
ccacheは高速なコンパイラーキャッシュです。 - Gentoo Linux
If 0, the cache is disabled.
0 の場合、キャッシュは無効になる。 - JM
PREFETCH FOR TLB CACHE TLBキャッシュのためのプリフェッチ - 特許庁
CACHE SYSTEM AND DUPLEX SYSTEM キャッシュシステム及び二重化システム - 特許庁
CACHE CONTROLLER AND COMPUTER SYSTEM キャッシュコントローラ及びコンピュータシステム - 特許庁
DATA CENTER, CACHE SERVER AND METHOD データセンタ、キャッシュサーバ及び方法 - 特許庁
OPERAND CACHE FOR VECTOR PROCESSOR ベクトル処理装置のオペランドキャッシュ - 特許庁
The database device obtains the latest cache entry on a cache 231 by a cache track part of the cache device 200, and records it on a cache management table 1312. データベース装置は、キャッシュ装置200のキャッシュトラック部により、キャッシュ231上の最新のキャッシュエントリを把握し、これをキャッシュ管理テーブル1312に記録する。 - 特許庁
CACHE MEMORY, PROCESSOR, METHOD FOR MANUFACTURING CACHE MEMORY AND METHOD FOR MANUFACTURING PROCESSOR キャッシュメモリ、プロセッサ、キャッシュメモリの製造方法、プロセッサの製造方法 - 特許庁
COMPUTER CACHE SYSTEM MADE DELAY INVALID 遅延無効化コンピュータキャッシュシステム - 特許庁
CACHE MEMORY CONTROL DEVICE AND METHOD キャッシュメモリ制御装置と方法 - 特許庁
CACHE MEMORY AND DATA PROCESSOR キャッシュメモリおよびデータ処理装置 - 特許庁
CACHE WITH MULTIPLE-EMBEDDING MODE 多重埋めモードを有するキャッシュ - 特許庁
To provide a cache line replacement method that can reduce a cache miss rate. キャッシュミス率を低減できるキャッシュライン入れ替え方式の提供。 - 特許庁
METHOD FOR MANAGING VOICE CACHE 音声キャッシュを管理する方法 - 特許庁
METHOD AND DEVICE FOR CACHE FLASH キャッシュフラッシュ方法および装置 - 特許庁
The HDC card 21 is equipped with a disk cache (high-order cache memory) and the HDD drive 22 is equipped with a disk cache 54 (low- order cache memory). HDCカード21は、ディスクキャッシュ(上位のキャッシュメモリ)を備え、HDD装置22は、ディスクキャッシュ54(下位のキャッシュメモリ)を備える。 - 特許庁
CACHE CONTROL FOR NODE DEVICE ノード装置におけるキャッシュ制御 - 特許庁
UPDATING CIRCUIT FOR PIPELINE CACHE MEMORY パイプラインキャッシュメモリの更新回路 - 特許庁
METHOD AND DEVICE FOR REPLACING CACHE LINE OF CACHE MEMORY キャッシュメモリにおいてキャッシュラインを置き換えるための方法および装置 - 特許庁
CACHE MEMORY SYSTEM AND MICROPROCESSOR キャッシュメモリシステムおよびマイクロプロセッサ - 特許庁
METHOD FOR MANAGING CACHE, AND CACHE SERVER CAPABLE OF USING THIS METHOD キャッシュ管理方法、およびその方法を利用可能なキャッシュサーバ - 特許庁
IMAGE PROCESSOR AND CACHE MEMORY 画像処理装置及びキャッシュメモリ - 特許庁
NETWORK CACHE DEVICE AND PROGRAM ネットワークキャッシュ装置およびプログラム - 特許庁
VIDEO SERVER, MANAGEMENT INFORMATION CACHE METHOD AND MANAGEMENT INFORMATION CACHE PROGRAM ビデオサーバ、管理情報キャッシュ方法及び管理情報キャッシュプログラム - 特許庁
CACHE MEMORY DEVICE, SEMICONDUCTOR INTEGRATED CIRCUIT, AND CACHE CONTROL METHOD キャッシュメモリ装置、半導体集積回路およびキャッシュ制御方法 - 特許庁
CACHE CONFIGURATION MANAGEMENT SYSTEM, MANAGEMENT SERVER AND CACHE CONFIGURATION MANAGEMENT METHOD キャッシュ構成管理システム、管理サーバおよびキャッシュ構成管理方法 - 特許庁
CACHE SYSTEM, DATA RECORDING DEVICE, PROGRAM, AND CACHE SYSTEM CONTROLLING METHOD キャッシュシステム、データ記録装置、プログラム及びキャッシュシステムの制御方法 - 特許庁
NETWORK SYSTEM, CACHE SERVER, CACHE SERVER CONTROL METHOD, AND RECORDING MEDIUM ネットワークシステム、キャッシュサーバ、キャッシュサーバ制御方法及び記録媒体 - 特許庁
APPLICATION SERVER AND CACHE PROGRAM アプリケーションサーバおよびキャッシュプログラム - 特許庁
DISK SYSTEM AND ITS CACHE SYSTEM ディスクシステム及びそのキャッシュシステム - 特許庁
A cache failure judgement means e1 judges cache failure at the access to a cache memory 3 divided into a plurality of cache entries. キャッシュミス判定手段e1は、複数のキャッシュエントリに分割されたキャッシュメモリ3に対するアクセス時にキャッシュミスの判定を行う。 - 特許庁
A cache controller 423 controls the directory cache according to the cache structure determined by the cache structure determination section 422. キャッシュ制御部423は、キャッシュ構造決定部422によって決定されたキャッシュ構造に従って、ディレクトリキャッシュの制御を行う。 - 特許庁
CACHE CONTROLLING APPARATUS, INFORMATION PROCESSING APPARATUS, AND CACHE CONTROLLING PROGRAM キャッシュ制御装置,情報処理装置およびキャッシュ制御プログラム - 特許庁
An L0 cache 20 has the cache line of a 1st set number L0. L0キャッシュ20は第1設定数L0のキャッシュラインを有する。 - 特許庁
STORAGE SYSTEM, CACHE CONTROL METHOD AND CACHE CONTROL PROGRAM FOR STORAGE ストレージシステム、ストレージのキャッシュ制御方法、及びキャッシュ制御プログラム - 特許庁
Copyright 2001-2004 Python Software Foundation.All rights reserved. Copyright 2000 BeOpen.com.All rights reserved. Copyright 1995-2000 Corporation for National Research Initiatives.All rights reserved. Copyright 1991-1995 Stichting Mathematisch Centrum.All rights reserved.
Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill. The contents of this document are licensed under the GNU Free Documentation License. Copyright (C) 1999 JM Project All rights reserved.