「Cache」を含む例文一覧(5776)
＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 .... 115 116 次へ＞- CACHE CONSISTENCY CIRCUIT AND METHOD
キャッシュ一貫性回路および方法 - 特許庁 - CACHE MEMORY CONTROL CIRCUIT AND PROCESSOR
キャッシュメモリ制御回路及びプロセッサ - 特許庁 - HARDWARE DYNAMIC CACHE POWER MANAGEMENT
ハードウェアのダイナミックなキャッシュパワー管理 - 特許庁 - CACHE ACCESSING USING MICRO TAG
マイクロタグを使用するキャッシュ・アクセッシング - 特許庁 - CACHE USING PLURAL LRU
複数のＬＲＵを使用するキャッシュ - 特許庁 - CACHE MEMORY SYSTEM AND MULTIPROCESSOR SYSTEM
キャッシュメモリシステム及びマルチプロセッサシステム - 特許庁 - CACHE OPTIMIZING METHOD AND DEVICE
キャッシュの最適化方法及び装置 - 特許庁 - CACHE MEMORY DEVICE AND CONTROL METHOD
キャッシュメモリ装置及び制御方法 - 特許庁 - CACHE MEMORY CONTROL DEVICE AND METHOD
キャッシュメモリ制御装置及び方法 - 特許庁 - CACHE MEMORY CIRCUIT AND OPERATING METHOD
キャッシュメモリ回路および動作方法 - 特許庁 - CACHE MEMORY CONTROL METHOD AND DEVICE
キャッシュメモリ制御方法、及び装置 - 特許庁 - The bar silver is in the north cache;
銀の延べ棒が北の隠し場所。 - Robert Louis Stevenson『宝島』 - This cache memory device 200 stores registration information of a first-level cache control part 220 in a second-level cache tag.
キャッシュメモリ装置２００は、第２レベルキャッシュタグに第１レベルキャッシュ制御部２２０の登録情報を記憶させる。 - 特許庁 - A low-order cache staging means carries out staging of data written out of the high-order cache destaging means into the low-order cache.
下位キャッシュステージング手段は、上位キャッシュデステージング手段から書き出されたデータを、下位キャッシュにステージングする。 - 特許庁 - When the target block is stored in the cache memory as a result, the cache control circuit reads the block data from the cache memory.
その結果、キャッシュメモリに目的のブロックが格納されている場合には、キャッシュメモリからブロックデータを読み込む。 - 特許庁 - The performance of an internal cache is determined by sending a cache miss signal 816 from the cache 814 to the circuit 852.
キャッシュから性能監視回路にキャッシュ・ミス信号８１６を送って内部キャッシュの性能を決定する。 - 特許庁 - CACHE MEMORY DEVICE AND METHOD THEREOF FOR STORING HIERARCHICAL MEMORY ITEM AND CACHE TAG WITHIN SINGLE CACHE ARRAY STRUCTURE
階層化された記憶項目とキャッシュタグを単一キャッシュアレイ構造に格納するキャッシュメモリ装置及び方法 - 特許庁 - When a master receives a memory access request, access to a first cache directory in an upper level cache of a cache hierarchy is carried out.
メモリ・アクセス・リクエストをマスタが受けると、キャッシュ階層の上位レベル・キャッシュの第１キャッシュ・ディレクトリをアクセスする。 - 特許庁 - CACHE COHERENCY CONTROLLER, SECONDARY CACHE MEMORY, CENTRAL PROCESSOR, MULTIPROCESSING SYSTEM, PROCESSOR NODE, AND CACHE COHERENCY CONTROL METHOD
キャッシュコヒーレンシ制御装置、２次キャッシュメモリ、中央処理装置、マルチプロセッサシステム、プロセッサノード、キャッシュコヒーレンシ制御方法 - 特許庁 - The data cache 102 outputs a cache hit signal showing a detection result of a cache hit/error by the access.
また、データキャッシュ１０２は、アクセスによるキャッシュヒット／ミスの検出結果を表すキャッシュヒット信号を出力する。 - 特許庁 - In a method for testing the real page number bits in a cache directory 304, a specification 306 of a cache is retrieved in order to test the real page number bits of the cache directory associated with the cache to be tested.
テスト対象のキャッシュに関連付けられたキャッシュ・ディレクトリの実ページ番号ビットをテストするために、当該キャッシュの仕様が検索される。 - 特許庁 - FILE SYSTEM WITH FAT CACHE FUNCTION
ＦＡＴキャッシュ機能付きファイルシステム - 特許庁 - The number of the cache hit times of a data cache memory is stored in a register 390.
データキャッシュメモリのキャッシュヒット回数を、レジスタ３９０に格納していく。 - 特許庁 - To provide methods and apparatus for controlling a cache memory which may include an L1 cache memory, an L2 cache memory and/or further lower level cache memories.
Ｌ１キャッシュメモリ、Ｌ２キャッシュメモリおよび／またはより下位のレベルキャッシュメモリを備え得るキャッシュメモリを制御するための方法ならびに装置を提供する。 - 特許庁 - SERVER NODE FOR DATABASE CACHE PROCESSING SYSTEM
データベースキャッシュ処理システムのサーバノード - 特許庁 - CACHE COHERENCY ABNORMALITY DETECTING DEVICE
キャッシュ一貫性異常検出装置 - 特許庁 - Based on a saving instruction of cache data, a CPU11 reads out cache data stored in a cache memory 13 to compress it and creates the compressed cache data.
キャッシュデータの退避指示に基づいて、ＣＰＵ１１はキャッシュメモリ１３に保存するキャッシュデータを読み出して圧縮し、当該圧縮キャッシュデータを生成する。 - 特許庁 - When all the instructions of the program module are cached in a cache memory, the instructions are cached from the cache line L0 to cache line Lw of the cache memory.
プログラムモジュールの全命令をキャッシュメモリにキャッシュすると、該キャッシュメモリのキャッシュラインＬ０からキャッシュラインＬｗにかけてキャッシュされるものとする。 - 特許庁 - PROCESSOR SYSTEM AND CACHE FLUSH METHOD
プロセッサシステム及びキャッシュフラッシュ方法 - 特許庁 - The L2 cache 502 is a part of the L3 cache 504, the information 514 stored in the L2 cache 502 is also stored in the L3 cache 504.
Ｌ２キャッシュ５０２はＬ３キャッシュ５０４の一部であるため、Ｌ２キャッシュ５０２に格納される情報５１４はＬ３キャッシュ５０４にも格納される。 - 特許庁 - METHOD AND DEVICE FOR CONTROLLING CACHE
キャッシュ制御方法及びその装置 - 特許庁 - METHOD AND DEVICE FOR CONTROLLING CACHE MEMORY
キャッシュメモリ制御装置及び方法 - 特許庁 - METHOD AND DEVICE FOR CONTROLLING CACHE MEMORY
キャッシュメモリ制御方法及び装置 - 特許庁 - When the encoding to a CACHE command is possible, the CACHE command and data indicating a position of a cache buffer that a cache hits are outputted (S31).
ＣＡＣＨＥコマンドに符号化できる場合、ＣＡＣＨＥコマンドとそれに後続する、キャッシュがヒットしたキャッシュバッファの位置を示すデータを出力する（Ｓ３１）。 - 特許庁 - CACHE SYSTEM AND CACHING SERVICE PROVIDING METHOD USING CACHE CLOUD STRUCTURE
キャッシュクラウド構造を用いたキャッシュシステムおよびキャッシングサービス提供方法 - 特許庁 - CACHE SERVER DEVICE AND CACHING METHOD
キャッシュサーバ装置及びキャッシング方法 - 特許庁 - MICROPROCESSOR AND CACHE CONTROL METHOD
マイクロプロセッサ及びキャッシュ制御方法 - 特許庁 - The secondary cache decides the state of the primary cache side without inquiring the primary cache and performs secondary cache side refill and prefetch processing.
２次キャッシュは、１次キャッシュに問い合わせることなく１次キャッシュ側の状態を判断して、２次キャッシュ側のリフィル及びプリフェッチの処理を行う。 - 特許庁 - The cache access mode switchover signal S10 is inputted into the cache memory 50.
キャッシュアクセスモード切替信号Ｓ１０は、キャッシュメモリ５０に入力される。 - 特許庁 - PACKET CACHE CONTROL METHOD AND PROGRAM
パケットキャッシュ制御方法及びシステム - 特許庁 - DISK CACHE SYSTEM, METHOD AND PROGRAM FOR REUSING DISK CACHE
ディスクキャッシュシステム、ディスクキャッシュ再利用方法およびディスクキャッシュ再利用プログラム - 特許庁 - PATCH CIRCUIT IN CORE INSTRUCTION CACHE
コア命令キャッシュにおけるパッチ回路 - 特許庁 - METHOD AND SYSTEM FOR MAINTAINING CACHE DATA INTEGRITY WITH FLUSH-CACHE COMMAND
フラッシュキャッシュコマンドでキャッシュデータの完全性を保全する方法およびシステム - 特許庁 - The cache controller has a cache directory for managing the allocation of storage areas on the cache and a monitor for maintaining information on the loads and performances of the storage and the cache.
キャッシュコントローラは、キャッシュ上の記憶領域割当を管理するキャッシュディレクトリと、ストレージとキャッシュの負荷とパフォーマンスの情報を維持するモニタとを備える。 - 特許庁 - To provide a data processing apparatus and method for preloading data to cache lines of a cache memory, and controlling a cache maintenance operation for reusing cache lines.
データをキャッシュメモリのキャッシュラインにプレロードし、キャッシュラインを再利用するためのキャッシュ維持動作を制御するためのデータ処理装置および方法を提供する。 - 特許庁 - CACHE DEVICE AND CACHE METHOD FOR GENERATING VIRTUAL RADIO OR TELEVISION BROADCASTING
バーチャルラジオ又はテレビ放送を発生するためのキャッシュ装置及び方法 - 特許庁 - METHOD FOR CACHE CONTROL OF STORAGE DEVICE
ストレージ装置のキャッシュ制御方法 - 特許庁 - When performing access to the network cache, the cache capacity is obtained by referring to the cache device list information, and the physical address of the cache is calculated form a cache line index so that the pertinent cache device can be specified.
そして、このネットワークキャッシュへアクセスする場合には、このキャッシュデバイスリスト情報を参照してキャッシュ容量を取得するとともに、キャッシュラインインデックスからキャッシュの物理アドレスを算出し、該当のキャッシュデバイスを特定する。 - 特許庁 - The cache 10 stores the fill data.
キャッシュ１０は、フィルデータを格納する。 - 特許庁 - METHOD FOR WRITING DATA LINE IN CACHE
データ・ラインをキャッシュに書き込む方法 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 日英対訳文対応付けデータ
- この対訳コーパスは独立行政法人情報通信研究機構の集積したものであり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- 原題：”Treasure Island ”
邦題：『宝島』 - This work has been released into the public domain by the copyright holder. This applies worldwide.
(C) 2000katokt プロジェクト杉田玄白（http://www.genpaku.org/）正式参加作品
本翻訳は、この版権表示を残す限りにおいて、訳者および著者にたいして許可をとったり使用料を支払ったりすることいっさいなしに、商業利用を含むあらゆる形で自由に利用・複製が認められる。
- 原題：”Treasure Island ”
