「Cache」を含む例文一覧(5775)

＜前へ 1 2 .... 8 9 10 11 12 13 14 15 16 .... 115 116 次へ＞
  • NETWORK SYSTEM, CACHE SERVER, RELAY SERVER, ROUTER, CACHE SERVER CONTROL METHOD AND RECORDING MEDIUM
    ネットワークシステム，キャッシュサーバ，中継サーバ，ルータ，キャッシュサーバ制御方法及び記録媒体 - 特許庁
  • CACHE MEMORY DEVICE, CACHE MEMORY CONTROL METHOD TO BE USED FOR THE SAME AND PROGRAM THEREFOR
    キャッシュメモリ装置及びそれに用いるキャッシュメモリ制御方法並びにそのプログラム - 特許庁
  • METHOD AND DEVICE FOR REDUCING CACHE CONTAMINATION
    キャッシュ汚染減少方法および装置 - 特許庁
  • To provide a cache system implementing a program with cache configuration expected by a user.
    ユーザが期待するキャッシュ構成でプログラム実施が可能なキャッシュシステムを提供する。 - 特許庁
  • In the cache memories 7, 8, information including cache data and balance information indicative of one of the core 2 or 3 where the information including the cache data is to be moved are stored on each cache line basis.
    キャッシュメモリ７，８には、キャッシュデータを含む情報と当該情報をコア２，３の何れに移動させるかを示すバランス情報とがキャッシュライン毎に記憶されている。 - 特許庁
  • STORAGE DEVICE ADAPTER WITH INTEGRATED CACHE
    統合キャッシュを備えた記憶装置アダプタ - 特許庁
  • CACHE MEMORY AND ITS ERROR CORRECTION METHOD
    キャッシュ・メモリおよびそのエラー訂正方法 - 特許庁
  • WORK STATION PROVIDED WITH TEXT FONT CACHE
    テキスト・フォント・キャッシュを備えたワークステーション - 特許庁
  • In data storage, data are temporarily stored in a cache, with write data being stored in a first cache and a second cache and read data being stored in a second cache.
    データ記憶において、データはキャッシュに一時的に記憶されるが、この際書込みデータは第１のキャッシュと第２のキャッシュに記憶され、読出データは第２のキャッシュに記憶される。 - 特許庁
  • CACHE SERVER AND CONTENT SELECTION/HOLDING METHOD
    キャッシュサーバ及びコンテンツ選定保持方法 - 特許庁
  • CORRECTION OF CONTROL DATA IN CACHE MEMORY
    キャッシュメモリの中の制御データの修正 - 特許庁
  • DATA WRITING METHOD IN CACHE SYSTEM
    キャッシュシステムにおけるデータ書き込み方法 - 特許庁
  • The entries of the cache 51 are replaced in various references by a cache control part 52.
    キャッシュ５１のエントリは、キャッシュ制御部５２により種々の基準でリプレースされる。 - 特許庁
  • To restrain memory capacity required to cache and also shorten a time required to cache.
    キャッシュに必要なメモリ容量を抑え、かつキャッシュに必要な時間を短縮する。 - 特許庁
  • In a cache part obtained by combining an FSA type cache and a cache such as a DM type cache other than the FSA type, tag comparison is simultaneously executed by both the caches.
    ＦＳＡ方式キャッシュとＤＭ方式キャッシュ等のＦＳＡ方式以外のキャッシュとを組み合わせたキャッシュ部においてタグ比較が両キャッシュで同時に行われる。 - 特許庁
  • CACHE SYSTEM AND COMPUTER USING THE SAME
    キャッシュシステムおよびこれを用いるコンピュータ - 特許庁
  • A cache operation device 19 operates the cache 12 so as to initialize the RAM 14 based on cache data corresponding to desired data stored in the cache 12.
    キャッシュ操作装置１９は、キャッシュ１２に格納されている所望のデータに対応するキャッシュデータに基づいてＲＡＭ１４が初期化されるようにキャッシュ１２を操作する。 - 特許庁
  • CACHE RESIDENT SYSTEM FOR STORAGE SYSTEM
    記憶装置システムのキャッシュ常駐方式 - 特許庁
  • A method is disclosed for causing a cache entry to be dependent on a customized cache dependence and for invalidating cache entries based on customized cache dependence.
    キャッシュエントリをカスタマイズされたキャッシュ依存関係に依存させる方法、およびカスタマイズされたキャッシュ依存関係に基づいてキャッシュエントリを無効化する方法を開示する。 - 特許庁
  • COLUMN SWITCH AND CACHE MEMORY USING IT
    カラムスイッチ及びそれを用いたキャッシュメモリ - 特許庁
  • VERTEX CACHE FOR THREE-DIMENSIONAL GRAPHICS
    ３次元グラフィックスのための頂点キャッシュ - 特許庁
  • Any unix filesystem will do (as opposed to theclient's cache, which can only be ext2/3). Tip: the server checks for each/vicepx mount point whether a filesystem is mounted there.
    コード表示4.16 - Gentoo Linux
  • The cache representation includes a cache entry to be uniquely referred from an address-way pair.
    キャッシュ表現は、アドレス−ウェイペアから一意に参照されるキャッシュエントリを含む。 - 特許庁
  • MULTIPROCESSOR COMPUTER, ITS CACHE COHERENCY GUARANTEEING METHOD, AND CACHE COHERENCY GUARANTEEING PROGRAM
    マルチプロセッサ計算機、そのキャッシュコヒーレンシ保証方法及びキャッシュコヒーレンシ保証プログラム - 特許庁
  • CACHE DATA MANAGING DEVICE FOR WEB BROWSER
    ＷＥＢブラウザのキャッシュデータ管理装置 - 特許庁
  • FAULT PROCESSOR FOR CACHE MEMORY, FAULT PROCESSING METHOD FOR CACHE MEMORY AND MULTIPROCESSOR SYSTEM
    キャッシュメモリの障害処理装置、キャッシュメモリの障害処理方法、マルチプロセッサシステム - 特許庁
  • DATA PROCESSING SYSTEM, METHOD AND CACHE SYSTEM
    データ処理システム、方法およびキャッシュシステム - 特許庁
  • When the data is cached, the cache access section 23 writes the received data into the cache A for LAN of a data cache memory 14 and informs a cache control section 22 to this effect.
    キャッシュアクセス部２３はデータをキャッシュする場合、データキャッシュメモリ１４のＬＡＮ用キャッシュＡに受信データを書き込み、データを書き込んだ旨をキャッシュ制御部２２に通知する。 - 特許庁
  • This method for reducing power consumption at a cache includes determining a nonuniform architecture for a cache for preparing the optimum number of caches for each cache set in the cache.
    キャッシュにおける電力消費を削減する方法は、キャッシュのキャッシュセット各々についてキャッシュの最適数を用意するキャッシュの非一様性アーキテクチャを決定する。 - 特許庁
  • CACHE CONTROLLER, MICROPROCESSOR SYSTEM AND STORAGE DEVICE
    キャッシュコントローラ、マイクロプロセッサシステム、記憶装置 - 特許庁
  • DISK CACHE SYSTEM AND ITS CONTROL METHOD
    ディスクキャッシュシステム、及びその制御方法 - 特許庁
  • CACHE SERVER, NETWORK BOOTING METHOD AND PROGRAM
    キャッシュサーバ、ネットワークブート方法、及びプログラム - 特許庁
  • A cache processing part 32 retrieves a translation cache file with a header complying with a translation request from a translation cache database 38 and sends translation cache data to a client 12.
    キャッシュ処理部３２は、訳文キャッシュデータベース３８から翻訳要求に一致するヘッダの訳文キャッシュファイルを検索して訳文キャッシュデータをクライアント１２に送信する。 - 特許庁
  • CACHE MANAGEMENT DEVICE FOR WWW BROWSER, CACHE MANAGEMENT METHOD FOR THE SAME, AND PROGRAM
    ＷＷＷブラウザのキャッシュ管理装置、そのキャッシュ管理方法及びプログラム - 特許庁
  • returnstrue if the cache is hit (false else)
    returnsキャッシュがヒットすれば true(そうでなければ false) - PEAR
  • This decorator provides a memory cache layer.
    このデコレータは、データをメモリにキャッシュします。 - PEAR
  • CACHE MEMORY, SYSTEM, AND DATA STORAGE METHOD
    キャッシュメモリ、システムおよびデータ格納方法 - 特許庁
  • METHOD FOR CONTROLLING CACHE FOR DISK MEMORY
    ディスク記憶装置用キャッシュ制御方法 - 特許庁
  • The cache logic is configured to request a memory line in response to a cache mistake.
    キャッシュロジックは、キャッシュミスに応答してメモリラインを要求するよう構成される。 - 特許庁
  • To provide a cache controller capable of reducing a processing load by a processor when discarding cache data in the cache controller.
    キャッシュコントローラ内のキャッシュデータを破棄する際、プロセッサによる処理の負荷を軽減することができるキャッシュコントローラを提供する。 - 特許庁
  • To enhance the hit probability of a cache and also to reduce the capacity of the cache in a device for deciding the route of a router having the cache.
    キャッシュを有するルータの方路決定装置において、キャッシュのヒット確率を上げると共に、キャッシュの容量を減らす。 - 特許庁
  • To provide a device for a cache compression engine increasing an effective cache size by data compression of an on-chip cache.
    オンチップキャッシュのデータ圧縮により有効キャッシュサイズを増大させるキャッシュ圧縮エンジンのための装置を提供すること。 - 特許庁
  • Thus, the optimum cache mode is set in correspondence with the file using the cache mode and the cache can be effectively used.
    このようにして、キャッシュモードを使用するファイルに対応して最適なキャッシュモードが設定されキャッシュの有効利用を可能にする。 - 特許庁
  • For example, the access node is constituted by a set of a node device A200 and a cache server 210, and the cache function is provided to the cache server 210.
    例えば、アクセスノードをノード装置Ａ２００とキャッシュサーバ２１０の組で構成し、キャッシュサーバ２１０にキャッシュ機能を持たせる。 - 特許庁
  • To suppress the hardware material amount of a cache directory for cache matching guarantee control and to provide high cache directory retrieval performance.
    キャッシュ一致保証制御のためのキャッシュディレクトリのハードウエア物量を抑え、かつ、高いキャッシュディレクトリ検索性能を実現する。 - 特許庁
  • A write control part 21 controls a cache memory part 23 so that cache domain in the cache memory 23 is assigned dynamically.
    ライト制御部２１は、キャッシュメモリ部２３におけるキャッシュ領域を動的に割り当てるようにキャッシュメモリ部２３を制御する。 - 特許庁
  • To adaptively vary the number of memory banks for an instruction cache of a primary cache memory and the number of memory banks for a data cache.
    １次キャッシュメモリにおけるインストラクションキャッシュ用のメモリバンクの数とデータキャッシュ用のメモリバンクの数を適応的に変化させる。 - 特許庁
  • The cache memory includes M (M<N) cache memory units and a unit selection decoder for activating one of these cache memory units.
    キャッシュメモリは、Ｍ（Ｍ＜Ｎ）個のキャッシュメモリユニットと、このキャッシュメモリユニットのうち一つを活性化させるユニット選択デコーダを含む。 - 特許庁
  • When the image cache data are not stored in the image cache data memory unit 131, an image cache generating unit 151 imparts the image cache identifier generated by the image cache identifier generating unit 113 to the original image data to generate image cache data, and the image cache data are stored in the image cache data storage unit 131.
    画像キャッシュデータが画像キャッシュデータ記憶部１３１に格納されていない場合は、画像キャッシュ生成部１１５が、画像キャッシュ識別子生成部１１３で生成した上記画像キャッシュ識別子を上記オリジナル画像データに付与して画像キャッシュデータを生成し、該画像キャッシュデータを画像キャッシュデータ記憶部１３１に格納する。 - 特許庁
  • When a memory processing request is issued from a processor 10, a cache control circuit 280 retrieves both of the cache tag memory 260 and the cache tag buffer 270, and in the case that a target cache block is present in the cache tag buffer 270, a cache data memory 250 is accessed by using the information of the cache block without waiting for the retrieved result of the cache tag memory 260.
    キャッシュ制御回路２８０は、プロセッサ１０からメモリ処理要求が発行された際に、キャッシュタグメモリ２６０とキャッシュタグバッファ２７０の両方を検索し、キャッシュタグバッファ２７０に目的のキャッシュブロックが存在する場合、キャッシュタグメモリ２６０の検索結果を待たずに、該キャッシュブロックの情報を使用してキャッシュデータメモリ２５０をアクセスする。 - 特許庁
＜前へ 1 2 .... 8 9 10 11 12 13 14 15 16 .... 115 116 次へ＞

例文データの著作権について