A cache 13 stores forwarding information. キャッシュ13はフォワーディング情報を記憶する。 - 特許庁
CACHE MANAGEMENT DEVICE AND DATA DISTRIBUTION SYSTEM HAVING THE SAME キャッシュ管理装置およびデータ配信システム - 特許庁
When the lower level cache receives a cache operation (i.e., a store operation or a snooped kill) requiring invalidation of a program instruction in the L1 instruction cache, the L2 cache sends an invalidation transaction (e.g. icbi) to the instruction cache. 下位レベル・キャッシュが、L1命令キャッシュの中のプログラム命令の無効化を要求するキャッシュ操作(即ち、記憶操作又はスヌープされたキル)を受け取ったとき、L2キャッシュは無効化トランザクション(例えば、icbi)を命令キャッシュへ送る。 - 特許庁
If a cache error occurs in any of cache memories, new data from the memory 2 is registered in the initial registration cache 32(step S41-1), and data replaced in the initial registration cache 32 is registered in the secondary cache 34(step S41-2). 全キャッシュメモリでキャッシュミスが生じると、メモリ2からの新規データは初期登録キャッシュ32に登録され(ステップS41−1)、初期登録キャッシュ32で置き換えられたデータは2次キャッシュ34に登録される(ステップS41−2)。 - 特許庁
The method includes the steps for: receiving a cache access request for data present in a lower-level cache line of the lower-level cache; and sending recency information regarding the lower-level cache line to a higher-level cache integrated in the lower-level cache. 本発明は、下位レベルキャッシュの下位レベルキャッシュラインに存在するデータに対するキャッシュアクセスリクエストを受け付けるステップと、前記下位レベルキャッシュに統合される上位レベルキャッシュに前記下位レベルキャッシュラインに関する最新性情報を送信するステップとを有する方法を提供する。 - 特許庁
When the result of this determination is affirmative, the cache control apparatus changes a cache utilization status specified from cache utilization status information, which is information denoting the cache utilization status related to a cache area, to a cache utilization status that improves the I/O performance. その判断の結果が肯定的の場合、キャッシュ制御装置は、キャッシュ領域に関するキャッシュ使用状況を表す情報であるキャッシュ使用状況情報から特定されるキャッシュ使用状況をI/O性能が向上するようなキャッシュ使用状況に変更する。 - 特許庁
A cache management unit 32 determines whether or not there is a free area to cache the data. キャッシュ管理部32は、データをキャッシュするための空き領域が存在するか否かを判定する。 - 特許庁
PRE-LOADING CONTENT TO CACHE FOR INFORMATION APPARATUS 情報機器用キャッシュへのコンテンツのプレローディング - 特許庁
Also, the cache memory 2 is provided with a line index memory 101 for specifying the cache line. また、キャッシュメモリ2は、前記キャッシュラインを特定するためのラインインデックスメモリ101を備える。 - 特許庁
To obtain a cache memory device which has good efficiency of use. 使用効率の良いキャッシュメモリ装置を得る。 - 特許庁
SWITCH WITH BUILT-IN CACHE, COMPUTER SYSTEM AND SWITCH CONTROL METHOD FOR SWITCH WITH BUILT-IN CACHE キャッシュ内蔵型スイッチおよび計算機システムおよびキャッシュ内蔵型スイッチのスイッチ制御方法 - 特許庁
A cache control device stores data corresponding to a plurality of load instructions in one line of a data area of a cache memory. 複数のロード命令に対応したデータをキャッシュメモリのデータエリアの1ラインに格納する。 - 特許庁
CACHE METHOD OF RECORDING DEVICE, AND RECORDING DEVICE 記録デバイスのキャッシュ方法および記録装置 - 特許庁
The setting means sets a non-cache mode to interrupt use of the cache device as a cache if the detachment request is detected. 設定手段は、取り外し要求が検出された場合に、キャッシュとしてのキャッシュ装置の使用を中断するキャッシュ無しモードに設定する。 - 特許庁
The cache device 12 includes write buffers 22a and 22b between a CPU 11 and a cache memory 21. キャッシュ装置12は、CPU11とキャッシュメモリ21との間にライトバッファ22a,22bを有する。 - 特許庁
The method also includes implementing the nonuniform architecture in the cache to reduce power consumption at the cache. キャッシュでの電力消費を削減するために、キャッシュで非一様性アーキテクチャが使用される。 - 特許庁
DISK ARRAY DEVICE AND CACHE MEMORY CONTROL METHOD ディスクアレイ装置およびキャッシュメモリ制御方法 - 特許庁
The cache memory 1 is divided into segments 3, each of which stores a different cache page 2 and cache data of the same property. キャッシュメモリ1は、複数のセグメント3に分割され、1つのセグメント3には異なるキャッシュページ2且つ同一属性のキャッシュデータを格納する。 - 特許庁
ENCRYPTION SYSTEM WITH CACHE INVALIDATION FUNCTION キャッシュ無効化処理機能を備えた暗号システム - 特許庁
CACHE DEVICE AND METHOD FOR SELECTING STORAGE MEANS キャッシュ装置および記憶手段選択方法 - 特許庁
CACHE MAINTENANCE DEVICE, METHOD AND PROGRAM THEREOF キャッシュメンテナンス装置、その方法及びそのプログラム - 特許庁
METHOD AND DEVICE FOR CONTROLLING INTEGRATED CACHE PORT 統合キャッシュポートの制御方法および装置 - 特許庁
SUPERSCALAR PROCESSOR AND CACHE MEMORY ACCESSING METHOD スーパースカラープロセッサ及びキャッシュメモリのアクセス方法 - 特許庁
This computer system holds a tag list GOTL on a cache line held by a cache. コンピュータシステムは、キャッシュによって所有されるキャッシュラインについてのタグのリスト(GOTL)を保持する。 - 特許庁
STORAGE SYSTEM, AND CACHE CONTROL METHOD AND PROGRAM ストレージシステム、及びキャッシュ制御方法とプログラム - 特許庁
REDUCING INFORMATION LEAKAGE BETWEEN PROCESSES SHARING CACHE キャッシュ共用処理間の情報漏洩削減 - 特許庁
INFORMATION PROCESSING APPARATUS AND CACHE CONTROL METHOD 情報処理装置およびキャッシュ制御方法 - 特許庁
To provide an improved cache matching data processing system, a cache system, and a data processing method in the cache matching data processing system. 改良されたキャッシュ整合データ処理システム、キャッシュ・システム、およびキャッシュ整合データ処理システムにおけるデータ処理の方法を提供する。 - 特許庁
CACHE MEMORY DEVICE AND COMPUTER READABLE RECORDING MEDIUM RECORDING CACHE MEMORY CONTROL PROGRAM キャッシュメモリ装置およびキャッシュメモリ制御プログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁
To allow an upper level (L1) cache to maintain coherency in a cache hierarchy of a processing unit of a computer system including a split instruction/ data cache. 上位レベル(L1)キャッシュが命令/データ分割キャッシュを含むコンピュータ・システムの処理ユニットのキャッシュ階層で首尾一貫性を維持する。 - 特許庁
To improve the reusability of a cache by achieving cache control suitable for network timer management. ネットワークタイマ管理に適したキャッシュ制御を実現し、キャッシュの再利用性を向上させることを - 特許庁
To reduce communication band width between cache agents. キャッシュエージェント間の通信帯域幅の低減 - 特許庁
A cache line in the F state is used to respond to request for a copy of the cache line. F状態におけるキャッシュ・ラインは、キャッシュ・ラインの複製の要求に応答するのに用いられる。 - 特許庁
The information processor is equipped with at least a primary cache 22 and a secondary cache 23. 情報処理装置は、少なくとも、1次キャッシュ22と2次キャッシュ23とを備えて構成される。 - 特許庁
CACHE MEMORY MANAGING METHOD FOR DISK ARRAY SYSTEM ディスクアレイ装置におけるキャッシュメモリ管理方法 - 特許庁
DEVICE AND METHOD FOR CONTROLLING CACHE MEMORY キャッシュメモリ制御装置及びその制御方法 - 特許庁
HIT JUDGEMENT CONTROL METHOD FOR SHARED CACHE MEMORY, AND HIT JUDGEMENT CONTROL SYSTEM FOR SHARED CACHE MEMORY 共有キャッシュメモリのヒット判定制御方法及び共有キャッシュメモリのヒット判定制御方式 - 特許庁
To provide an efficient cache prefetch mechanism. 効率の良いキャッシュプリフェッチ機構を提供する。 - 特許庁
On the other hand, when the cache data are stored, the cache data are used in place of communication data and the processing is completed. 他方、キャッシュデータがあれば、キャッシュデータを通信データの代用として、処理は終了する。 - 特許庁
A read cache and a write cache consist of two kinds of nonvolatile memories having characteristics different from each other, respectively. リードキャッシュ及びライトキャッシュを、特性の異なる2種類の不揮発性メモリで構成する。 - 特許庁
METHOD FOR ANALYZING VALIDITY OF COMPUTER CACHE コンピュ—タキャッシュの有効性を解析する方法 - 特許庁
To shorten the cache flash time so that a main memory can perform burst write operation at the time of cache flash. キャッシュフラッシュ時にメインメモリがバーストライト動作するようにしてキャッシュフラッシュ時間を短縮する。 - 特許庁
The minimum number of entries to keep in the ARP cache.
ARP キャッシュに保存するエントリ数の最小値。 - JM
invalidates the buffer cache for the given drive.
与えられたドライブのバッファキャッシュを無効にする。 - JM
I/O will only bypass the page cache on the client; the server may still cache the I/O.
I/O はクライアント上のページキャッシュをバイパスするだけになり、サーバは I/O をキャッシュしているかもしれない。 - JM
To carry out cache accessing using a micro tag. マイクロタグを使用するキャッシュ・アクセッシングを行う。 - 特許庁
By such a configuration, cache data is centralized since the plurality of processors share the cache. かかる構成により,複数のプロセッサがキャッシュを共有するので,キャッシュデータが一元化される。 - 特許庁
CACHE MEMORY DEVICE, INTEGRATED CIRCUIT USING IT, AND CACHE MEMORY METHOD AND PROGRAM FOR DATA キャッシュメモリ装置およびそれを用いる集積回路ならびにデータのキャッシュメモリ方法およびプログラム - 特許庁
To reduce cache contaminations by prefetch instructions in a set associative type cache storage device. セットアソシアティブ方式のキャッシュ記憶装置において、プリフェッチ命令によるキャッシュ汚染を減少させる。 - 特許庁
To maintain integrity of data between a write-cache and a flush-cache region of a disk drive. ディスクドライブの書込キャッシュおよびフラッシュキャッシュ領域間のデータの完全性を保全する。 - 特許庁
Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill. The contents of this document are licensed under the GNU Free Documentation License. Copyright (C) 1999 JM Project All rights reserved.