「Cache」を含む例文一覧(5776)

＜前へ 1 2 .... 9 10 11 12 13 14 15 16 17 .... 115 116 次へ＞
  • The compression engine 30 for a cache memory subsystem has a pointer 502 to a cache tag memory 304 and a cache data memory 310, and an interface 502 coupled to the pointer 502 and capable of coupling to the cache tag memory 304 and cache data memory 310.
    キャッシュメモリサブシステムのための圧縮エンジン(308)は、キャッシュタグメモリ(304)及びキャッシュデータメモリ(310)へのポインタ(502)、及び該ポインタ(502)に結合されてキャッシュタグメモリ(304)及びキャッシュデータメモリ(310)と結合することが可能なインタフェイス(502)を有する。 - 特許庁
  • The memory cache may be configured to permit, when a virtual address is presented to the cache, a matching cache line to be identified from the plurality of cache lines, the matching cache line having a matching address that matches the virtual address.
    メモリキャッシュは、仮想アドレスがキャッシュに与えられると、適合キャッシュラインが複数のキャッシュラインから同定できるように構成されることができ、ここで、適合キャッシュラインは、仮想アドレスに適合する適合アドレスを有する。 - 特許庁
  • To provide a cache coherent data processing system.
    キャッシュ・コヒーレント・データ処理システムの提供。 - 特許庁
  • CACHE SYSTEM, CONTROL METHOD THEREOF, AND PROGRAM
    キャッシュシステム、その制御方法、及び、プログラム - 特許庁
  • CACHE MEMORY CONTROLLER AND COMPUTER SYSTEM
    キャッシュメモリ制御装置および計算機システム - 特許庁
  • CACHE MEMORY BACKUP DEVICE, METHOD AND PROGRAM
    キャッシュメモリバックアップ装置、方法およびプログラム - 特許庁
  • DATA PROCESSOR AND CACHE CONTROL METHOD
    データ処理装置およびキャッシュ制御方法 - 特許庁
  • VIRTUAL NON-COMPRESSION CACHE FOR COMPRESSION MAIN MEMORY
    圧縮メイン・メモリの仮想非圧縮キャッシュ - 特許庁
  • HARD DISK DRIVE CACHE MEMORY AND PLAYBACK DEVICE
    ハードディスクドライブキャッシュメモリ及び再生デバイス - 特許庁
  • Each CPU has a write-back type cache.
    各ＣＰＵは、ライトバック型キャッシュを有する。 - 特許庁
  • SYSTEM AND METHOD FOR DESIGNING CACHE, AND PROGRAM
    キャッシュ設計システムと方法およびプログラム - 特許庁
  • CACHE BUFFER CONTROL METHOD AND CONTROLLER
    キャッシュ・バッファ制御方法及び制御装置 - 特許庁
  • PREFETCH METHOD AND UNIT FOR CACHE MECHANISM
    プリフェッチ方法、及びキャッシュ機構用ユニット - 特許庁
  • DEVICE AND METHOD FOR TESTING CACHE
    キャッシュ試験装置およびキャッシュ試験方法 - 特許庁
  • The CPU 2 has a secondary cache 2b.
    ＣＰＵ２は、二次キャッシュ２ｂを備えている。 - 特許庁
  • DISK CACHE MANAGEMENT METHOD FOR DISK ARRAY DEVICE
    ディスクアレイ装置のディスクキャッシュ管理方法 - 特許庁
  • This microprocess is a microprocessor, including a control unit and a cache connected to the control unit for storing use data, the cache can be selectively constituted as a single cache or a separate cache provided with a locked cache part and a normal cache part.
    制御ユニットと、使用データを保存するために当該制御ユニットに接続されるキャッシュとを含むマイクロプロセッサであって、キャッシュは、単一キャッシュ、またはロックド・キャッシュ部分および通常キャッシュ部分を備える分割キャッシュとして選択的に構成可能である。 - 特許庁
  • CACHE SERVER AND SERVER SYSTEM HAVING THE SAME
    キャッシュサーバおよびこれを具備したサーバシステム - 特許庁
  • CACHE MANAGER AND COMPUTER SYSTEM INCLUDING IT
    キャッシュマネジャー及びこれを含むコンピュータシステム - 特許庁
  • L1 CACHE FALSE SHARE RELAXING AND CONTROL SYSTEM
    Ｌ１キャッシュフォールスシェア緩和制御方式 - 特許庁
  • CACHE MEMORY DEVICE AND METHOD OF CONTROLLING THE SAME
    キャッシュメモリ装置及びその制御方法 - 特許庁
  • INSTRUCTION CACHE DEVICE AND CONTROL METHOD THEREFOR
    命令キャッシュ装置及びその制御方法 - 特許庁
  • CACHE MEMORY AND ITS FAULT DETECTION METHOD
    キャッシュメモリ及びその障害検出方法 - 特許庁
  • RESIZABLE CACHE SENSITIVE HASH TABLE
    サイズ変更可能なキャッシュ・センシティブ・ハッシュ・テーブル - 特許庁
  • STORAGE SYSTEM AND ITS CACHE CONTROL METHOD
    ストレージシステム及びそのキャッシュ制御方法 - 特許庁
  • CACHE DATA REGISTERING SYSTEM AND REGISTERING METHOD
    キャッシュデータ登録システム及び登録方法 - 特許庁
  • PEAR installer cache directory, and used by XMLRPC
    PEAR のインストーラや XMLRPC が使用するキャッシュディレクトリ - PEAR
  • default cache group for function caching
    関数キャッシュのための、デフォルトのキャッシュグループ。 - PEAR
  • Decorator to cache fetched data in memory
    取得したデータをメモリにキャッシュするデコレータ。 - PEAR
  • Return directory listing, with cache mechanism.
    キャッシュメカニズムを備えたディレクトリ一覧生成。 - Python
  • ARRANGEMENT OF CACHE MEMORY IN DISK CONTROLLER
    ディスク制御装置のキャッシュメモリ配置構成 - 特許庁
  • CACHE MEMORY DEVICE AND MANAGEMENT METHOD FOR THE SAME
    キャッシュメモリ装置およびその管理方法 - 特許庁
  • To decrease the rate of data sharing between cache memories by improving the hit rates of the cache memories.
    キャッシュメモリのヒット率を向上させて、キャッシュメモリ間のデータ共有率を低減する。 - 特許庁
  • METHOD FOR REFERRING DATA IN HIERARCHICAL CACHE MEMORY AND DATA PROCESSOR INCLUDING HIERARCHICAL CACHE MEMORY
    階層キャッシュメモリのデータ参照方法、および、階層キャッシュメモリを含むデータ処理装置 - 特許庁
  • To provide a cache memory improving a hit rate of the whole cache.
    キャッシュ全体のヒット率を向上させるキャッシュメモリを提供することを課題とする。 - 特許庁
  • CACHE BUILT-IN SWITCH AND STORAGE MEDIUM WITH CACHE VALIDATION/INVALIDATION PROCESSING PROGRAM STORED THEREON
    キャッシュ内蔵型スイッチ，及びキャッシュ有効無効処理プログラムを記憶した記憶媒体 - 特許庁
  • The cache memory is equipped with cache lines which are sectioned into a 1st and a 2nd group.
    キャッシュ・メモリは、第１群と第２群に区分けされた複数のキャッシュ・ラインを備える。 - 特許庁
  • This is not required for ccache,as the cache objects will be invalidated anyway.
    cacheオブジェクトはとにかく無効になるため、ccacheに対しては何かをする必要はありません。 - Gentoo Linux
  • The old code required that a separate ext2 partition be mounted at /usr/vice/cache.
    およそ200MBぐらいのext2パーティションを作成し、そのパーティションを/usr/vice/cacheにマウントする必要があります。 - Gentoo Linux
  • At the time of power failure, the write cache 10 is invalidated, and cache data are restored by an RAID function.
    停電時、ライトキャッシュ１０を無効とし、RAIDの機能により、キャッシュデータを復元する。 - 特許庁
  • To obtain a cache memory circuit having an independent read bus and write bus regarding a cache memory circuit etc., used to provide short term, high speed storage for instruction words or data words.
    独立したリードバスおよびライトバスを有するキャッシュメモリ回路を得る。 - 特許庁
  • Some blocks of the cache memory are optionally and directly connected with a specific cache controller.
    キャッシュメモリのいくつかのブロックは、任意に特定のキャッシュコントローラに直接接続される。 - 特許庁
  • To specify cause of a cache miss of a cache shared by a plurality of processors.
    複数のプロセッサによって共有されるキャッシュのキャッシュミスの原因を特定可能とする。 - 特許庁
  • CACHE MEMORY SYSTEM AND OPERATION METHOD CAPABLE OF CONTROLLING NUMBER OF BLOCKS STORED IN CACHE MEMORY
    キャッシュメモリに保存されるブロック数を制御できるキャッシュメモリシステム及び動作方法 - 特許庁
  • INFORMATION DISTRIBUTION SYSTEM, MOBILE COMPUTER, CACHE SERVER DEVICE, MANAGEING DEVICE, AND CACHE CONTROL METHOD
    情報配信システム、移動計算機、キャッシュサーバ装置、管理装置及びキャッシュ制御方法 - 特許庁
  • METHOD, SYSTEM, COMPUTER USABLE MEDIUM, AND CACHE LINE SELECTOR FOR ACCESSING CACHE LINE
    キャッシュラインにアクセスするための方法、システム、コンピュータ使用可能媒体、およびキャッシュラインセレクタ - 特許庁
  • To provide a cache memory system for reducing access contention in an integrated cache.
    統合キャッシュにおいて、アクセスの競合を減らすことができるキャッシュメモリシステムを提供する。 - 特許庁
  • MULTI-LEVEL CACHE HAVING OVERLAPPING CONGRUENCE GROUP OF ASSOCIATIVITY SET IN VARIOUS CACHE LEVEL
    種々のキャッシュ・レベルにおける連想セットの重畳一致グループを有するマルチレベル・キャッシュ - 特許庁
  • The data of the cache memory 1071 are duplicated to another cache memory (for example, 1072).
    キャッシュメモリ１０７１のデータは、他のキャッシュメモリ（例えば、１０７２）に複製されている。 - 特許庁
  • Further, it may be possible to specify protocols by the cache lines of the cache memories 3 by providing bits P specifying protocols for the cache lines.
    また、キャッシュメモリ３の各キャッシュラインにプロトコルを指定するビットＰを設け、キャッシュライン毎にプロトコルを指定できるようにしてもよい。 - 特許庁
＜前へ 1 2 .... 9 10 11 12 13 14 15 16 17 .... 115 116 次へ＞

例文データの著作権について