「Cache」を含む例文一覧(5775)
＜前へ 1 2 .... 85 86 87 88 89 90 91 92 93 .... 115 116 次へ＞- To provide an intermediate code execution device capable of executing an intermediate code at a high speed by effectively using a high-speed memory such as a cache memory or a built-in memory.
キャッシュメモリや内蔵メモリ等の高速メモリを有効に利用して、中間コードを高速で実行することができる中間コード実行装置を提供すること。 - 特許庁 - An update management table return control part 47 stores the update management table stored in the system volume 33 into the cache memory 25 when accepting a device start-up direction.
更新管理テーブル復帰制御部４７は、装置立ち上げ指示を受け付けると、システムボリューム３３に保存されている更新管理テーブルをキャッシュメモリ２５に保存する。 - 特許庁 - An access request to the cache memory part 7 which is issued through the shared access path 10 is controlled so that a read access and a write access are alternately issued.
そして、この共有するアクセスパス１０を経由して発行されるキャッシュメモリ部７へのアクセス要求がリードアクセス、ライトアクセス交互に発行されるように制御する。 - 特許庁 - The intermediate storage registers 4, together with an additional tag register 5, may serve as cache for the microprocessor's data requests, further increasing the potential speed of the IC.
これらの中間記憶装置４は、付加的なタグ記憶装置５とともにマイクロプロセッサのデータ要求に対してキャッシュとして作用しＩＣの潜在的速度を向上させる。 - 特許庁 - A restraint instruction counting part 48 counts the number of times of restraint instructions given by the cache controller 70 to the read requests and informs a restraint control part 49 of the number of the times of restraint instructions.
抑制指示カウント部４８は、キャッシュコントローラ７０からリード要求の抑制指示が出された回数をカウントし、抑制指示回数を抑制制御部４９へ通知する。 - 特許庁 - The MAP 10 disclosed herein stores a binding (HoA1-CoA31) in an AR 3 to which an MN 21 has been connected before hand-off to a binding cache 12.
本発明に係るＭＡＰ１０は、ＭＮ２１がハンドオフ前に接続していたＡＲ３におけるバインディング（ＨｏＡ１−ＣｏＡ３１）をバインディングキャッシュ１２に保持している。 - 特許庁 - The system controller 203a then makes copy back to the update data on the cache line in the memory 204a, to which the instruction is issued, into a takeover buffer memory 214a.
続いて、システムコントローラ２０３ａは、コピーバックインバリデート指示が行われたキャッシュメモリ２０４ａにおけるキャッシュラインの更新データを引継ぎ用バッファメモリ２１４ａにコピーバックする。 - 特許庁 - In one embodiment, the newly created copy is placed in the F state and the cache line previously in the F state is put in the Shared (S) state, or the Invalid (I) state.
一実施例では、新たに作成される複製がF状態に置かれ、先行してF状態にあったキャッシュ・ラインは共有（S）状態又は無効（I）状態に置かれる。 - 特許庁 - The cache manager compares the time parameter with a time threshold and the locality parameter with a locality threshold, and forces the retention of the readback data if both the thresholds are met.
キャッシュ・マネージャは時間パラメータを時間閾値と比較し局所性パラメータを局所性閾値と比較し、両方の閾値が満たされればリードバック・データの保持を強制する。 - 特許庁 - The second control means 220 reads out second or subsequent records on the table from the cache memory means 230 and returns the second or subsequent records to the COBOL program 210 when the READ command is the second or later command.
第2の制御手段220は、2回目以降のREAD命令であれば、キャッシュ記憶手段230からテーブルの2つ目以降のレコードを読み出してCOBOLプログラム210に返却する。 - 特許庁 - The 3-dimensional display processing means 102a and 102b comprise the similar means, thereby maintaining the consistency of the 3-dimensional drawing information 111 of the two cache regions.
三次元表示処理手段１０２ａ、１０２ｂも同様の手段を備えており、双方のキャッシュ領域の三次元描画情報１１１の整合性を保つ。 - 特許庁 - Then, all the contents of the cache memory 2 are wiped out to the memory module 4a being the origin of copy and a memory module 4b being the destination of copy by the write-back operation in the copy mode.
そして、複写モードでのライトバック動作により、キャッシュメモリ２の内容をすべて複写元のメモリモジュール４ａと複写先のメモリモジュール４ｂに掃き出す。 - 特許庁 - To provide a device for extracting a function to be called with high frequency and a basic block to be executed with high frequency, and for optimally allocating them to reduce any cache conflict.
高い頻度で呼び出される関数と高い頻度で実行される基本ブロックを抽出してキャッシュコンフリクトが低減するように最適割付する装置を提供する。 - 特許庁 - A code generator produces an optimized native code in accordance with the selected code generation method and stores the optimized native code in a code cache 212 for reuse.
コード生成器は、選択したコード生成メソッドに応じて、最適化したネーティブ・コードを生成し、再利用のために、最適化したネーティブ・コードをコード・キャッシュ２１２に格納する。 - 特許庁 - To provide an information processing unit capable of speeding up an address comparing process between a cache address and a store address of VSC command.
ＬＳＩピンの大幅な多ピン化を行うことなく、キャッシュアドレスとＶＳＣ命令のストアアドレスとのアドレス比較処理の高速化が可能な情報処理装置を提供する。 - 特許庁 - A management table is created from the descriptor notified from the host apparatus, and a descriptor chain is developed as a cache in a storage means 10 to be mounted on the communication control apparatus 1.
ホスト装置より通知されたディスクリプタから管理テーブルを作成し、通信制御装置１に実装される記憶手段１０にキャッシュとしてディスクリプタ・チェインを展開する。 - 特許庁 - If the pre- cache discrimination indicates that the values are not equal to each other, a color processing path depending on the result of type discrimination (photos or graphics or the like) of the target pixel data is selected (S303).
プレキャッシュ判定で等しくなければ、注目画素データの種別判定（写真ｏｒグラフィックス等）の結果に応じた色処理経路を選択（Ｓ３０３）。 - 特許庁 - At least, one out of the standard clocks which are supplied from a first clock driver 18 to the CPU core 11 and to the cache device 12 is stopped.
クロック供給停止信号を、第１のクロックドライバ１８からＣＰＵコア１１及びキャッシュ装置１２に供給される基準クロックのうち少なくとも一方を停止する。 - 特許庁 - An integrated device comprises: a cache for storing DMA data during a self-refreshing; and a memory control part for releasing self-refreshing of a memory by DMA transfer start information.
集積装置は、セルフリフレッシュ中はＤＭＡデータを格納するキャッシュと、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うメモリ制御部とを含む。 - 特許庁 - When the data about the error sector specified by the instruction is not stored in the cache memory 11C, the disk device 10 executes the read-out of data from the error sector.
また、ディスク装置１０は、命令により指定されたエラーセクタについてのデータがキャッシュメモリ１１Ｃに保持されていない場合、エラーセクタからのデータ読み出しを実行する。 - 特許庁 - This information processor is provided with a CPU 31; a main memory 40 for storing data; and a cache memory 33 for storing TAG data 33a and data units 33b corresponding to the data.
装置は、CPU３１と、データを記憶するメインメモリ４０と、前記データに対応するTAGデータ３３ａ及びデータ単位３３ｂを記憶するキャッシュメモリ３３とを有している。 - 特許庁 - To provide a semiconductor integrated circuit device incorporating a cache memory in which high integration, low power consumption, and high operation speed are realized and which comprises a memory circuit and a comparator circuit.
高集積化と低消費電力化及び高速化を実現した記憶と比較回路を含むキャッシュメモリを内蔵した半導体集積回路装置を提供する。 - 特許庁 - To provide an information processing system provided with a cache memory device and key control protection for a main memory device with a main memory key, which can increase in data access efficiency.
キャッシュ装置を有し、主記憶キーによるキー制御保護が提供される情報処理装置において、データアクセスの性能を向上させることが課題である。 - 特許庁 - The cache status management part 12 holds the WWW page and informs ID of the mobile 40 in which short-distance communication with the mobile 20 is possible to the mobile 20.
キャッシュ状況管理部１２は、上記ＷＷＷページを保持し、かつ、移動機２０との近距離通信の可能な移動機４０のＩＤを移動機２０に通知する。 - 特許庁 - A cache selection section 13 performs retrieval from the internal memory section 11, by using a decision text and performs retrieval from the storage device 12, if there is failure in retrieval to measure a first response time.
キャッシュ選択部１３は、判定テキストを用いて、内部メモリ部１１を検索し、検索できなれば記憶装置１２を検索し、第１の応答時間を測定する。 - 特許庁 - The sub system 40 is provided with a program data RAM 60 for which a tag RAM 54 and a tag comparator 52 are combined and a loop cache sub system 62 parallel to the RAM 60.
サブシステム４０は、タグＲＡＭ５４およびタグ比較器５２と組み合わせたプログラム・データＲＡＭ６０と、ＲＡＭ６０と並列なループ・キャッシュ・サブシステム６２とを含む。 - 特許庁 - Log information outputted from an original application processing 210 is received as a log information receiving processing and preserved in an internal cache 232 in an escape log processing 230.
ログ情報受け付け処理として、本来のアプリケーション処理２１０から出力されたログ情報を受け取り、逃げログ処理２３０内の内部キャッシュ２３２に保存する。 - 特許庁 - The disk array system has a storage device for storing write data received from a computer, the cache memory, and a control part for controlling data input/output to/from the storage device.
ディスクアレイシステムは、計算機から受信したライトデータを格納する記憶装置と、キャッシュメモリと、記憶装置へのデータの入出力を制御する制御部とを有する。 - 特許庁 - To provide a method and device which can hold memory sequencing for interconnection based on cache coherence link from a view point of partial and non coherent memory access.
部分的且つ非コヒーレントなメモリアクセスの観点からキャッシュ・コヒーレンス・リンクに基づく相互接続においてメモリ順序付けを保つ方法及び装置を提供する。 - 特許庁 - Pieces of the prediction information stored in the low level and high level prediction caches are periodically updated by using the prediction information stored in the low level prediction cache.
低レベル予測キャッシュに記憶されている予測情報を使用して低レベルおよび高レベル予測キャッシュに記憶されている予測情報は周期的に更新される。 - 特許庁 - To provide a semiconductor integrated circuit device suitable to be used as a high speed cache memory by reducing read-latency in a synchronous burst memory capable of performing address pipeline operation.
アドレスパイプライン動作が可能な同期型バーストメモリにおけるリード・レイテンシーを少なくし、高速のキャッシュメモリとして使用に適した半導体集積回路装置を提供すること。 - 特許庁 - Thereafter, on the basis of a request from the reception side terminal 7, the reception side cache device 6 supplies the held electronic mail to the reception side terminal 7.
その後、受信側端末装置７からの要求に基づいて、受信側キャッシュ装置６は、保持している電子メールを受信側端末装置７に供給する。 - 特許庁 - The cache holding mechanism of a memory is mechanism having a temporary storage section 21 which can hold one part of stored information of a memory cell array as a sub-set with a memory cell array 20.
メモリのキャッシュ保持機構は、メモリセルアレイ（２０）と共に、メモリセルアレイの記憶情報の一部をサブセットとして保有可能な一時記憶部（２１）を有する構成である。 - 特許庁 - The data storage device has a nonvolatile memory device (cache memory 1) and a nonvolatile semiconductor memory device (MONOS memory 2), data is stored linking with both memories in accordance with inputted data.
揮発性メモリ装置（キャッシュメモリ１）と不揮発性半導体メモリ装置（ＭＯＮＯＳメモリ２）とを有し、入力したデータに応じて両メモリを連携させてデータを記憶する。 - 特許庁 - Whether branching processing exists or not is judged, and if branching processing exists, data required for the branching processing is fetched from the address of the main memory to the cache memory.
また、分岐処理があるか否かを判断し、分岐処理があった場合には、分岐処理で必要とされるデータをメインメモリのアドレスからキャッシュメモリに取り込むようにする。 - 特許庁 - To provide a central processing unit and central processing system which can set combinations of ON/OFF states of the functions of an instruction cache and a prefetch queue.
命令キャッシュ及びプリフェッチキューの機能のＯＮ／ＯＦＦの組み合わせが設定できる中央処理装置及び中央処理システムを提供することを目的とする。 - 特許庁 - To cache data between a high power disk drive and a low power disk drive by use of the low power disk drive in various types of data storage systems to reduce power consumption and an access time.
様々なタイプのデータ記憶システムで低電力ディスクドライブを使用してデータを高電力ディスクドライブとの間でキャッシュして、消費電力とアクセス時間を削減する。 - 特許庁 - Further, the processing section 13_-3 receives a binding request packet from the mobile terminal 300 and stores the binding information included in the binding request packet to an encapsulation cache 12_-3.
また、処理部13_3が、移動端末300からのバインディング要求パケットを受信し、バインディング要求パケットに含まれるバインディング情報をカプセル化用キャッシュ12_3に記憶する。 - 特許庁 - When writing of data is requested from host devices 100 and 101, the host adaptor part 20 stores the data concerned to the own cache memory, and transfers them to the host adaptor part 40.
ホスト装置１００、１０１からデータの書き込み要求があった際には、そのデータをホストアダプタ部２０が、自己が備えるキャッシュメモリに格納し、ホストアダプタ部４０に転送する。 - 特許庁 - Further, the user request processing part 115 discriminates whether the contents information is stored on the cache server, informs the user of a contents provision charge, and charges the user.
さらにユーザ要求処理部１１５によりキャッシュサーバに記憶されているか記憶されていないかを区別してコンテンツ提供料金をユーザに通知し、課金する。 - 特許庁 - To provide a data processor capable of preferentially starting an interrupt process if an interrupt request occurs in the middle of burst transfer into a cache memory.
キャッシュメモリへのバースト転送が行われている最中に割り込み要求が発生した場合に、割り込み処理を優先的に開始することが可能なデータ処理装置を得る。 - 特許庁 - When a signal on the signal line shows cache hit, the data selector 68 selectively outputs output data from data parts 66 and 67 dedicated to the nodes #1 and #2 of a data memory 65.
データセレクタ６８は信号線上の信号がキャッシュヒットを示していれば、データメモリ６５のノード＃１，＃２専用のデータ部６６，６７からの出力データを選択して出力する。 - 特許庁 - A control device responds to a request for reading the data by continuously retrieving the data from recording media if a part of the data already exists in the cache buffer.
データの一部が既にキャッシュ・バッファに存在する場合、制御装置が、読み出し要求に対し記憶媒体からの連続的なデータの検索により対処する。 - 特許庁 - To provide image processing technique capable of effectively deleting a partial code, which is divided from code data by prescribed division units from cache.
所定の分割単位により符号データから分解された部分符号のキャッシュからの削除をより効果的に行うことが可能な画像処理技術を提供する。 - 特許庁 - To provide a semiconductor memory device or the like to effectively use a cache memory for a plurality of banks and reduce current consumption during self-refresh.
複数のバンクに付随するキャッシュメモリの有効活用とＰＡＳＲによるセルフリフレッシュ時の消費電流の低減を両立可能な半導体メモリ装置等を提供する。 - 特許庁 - Further, the content check section 14 re-encrypts the decrypted resource file, and writes the encrypted resource file over the decrypted resource file in the file cache 13.
さらに、コンテントチェック部１４は、復号済みのリソースファイルを再度暗号化し、その暗号化されたリソースファイルを、ファイルキャッシュ１３内の復号済みのリソースファイル上に上書きする。 - 特許庁 - To provide a cache device capable of for placing intended data in the neighborhood of an arithmetic unit for an intended period, and accessing the intended data inexpensively when an access request to memory data is generated.
意図したデータを意図した期間、演算器の近傍に置き、メモリデータのアクセス要求発生時に、低コストで意図したデータにアクセスできるキャッシュ装置を提供する。 - 特許庁 - At the time of executing print operation, characters cached in the font cache memory is retrieved and the bit map of a hit character is copied, as it is, to a bit map memory thus enhancing the print speed.
印刷実行時、フォントキャッシュメモリ内にキャッシュされた文字を検索し、ヒットした文字のビットマップをそのままビットマップメモリへコピーして印刷速度を向上させる。 - 特許庁 - An access point (AP) 110 has IEEE 802.1x functions mounted thereon and is provided with a cache table having at least a user ID code and a password preserved therein.
アクセスポイント（ＡＰ）１１０にはＩＥＥＥ ８０２．１ｘ機能が搭載されており、少なくともユーザＩＤコードおよびパスワードを貯蔵するキャッシュテーブルを具備している。 - 特許庁 - In the case of printing other divided print face, only data of an area going to be printed are partially decoded on the basis of the cache data having already been acquired.
分割された他の印刷面を印刷する場合には、既に取得されたキャッシュデータに基づいて、印刷しようとする領域のデータだけを部分的に復元する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
