「Capacitance」を含む例文一覧(9962)
＜前へ 1 2 .... 190 191 192 193 194 195 196 197 198 199 200 次へ＞- In forming an antenna 5 of a noncontact data transmission/ reception body 4 that consists of the coil pattern shaped antenna 5 having a bridge section 12 bridging partly over a coil section 10 and of an IC chip 13 mounted on the antenna, adjusting the stray capacitance formed between the bridge section 12 and the coil section 10 changes the resonance frequency into a prescribed frequency.
一部分にコイル部１０を跨ぐブリッジ部１２を有するコイルパターン状のアンテナ５とこのアンテナに実装したＩＣチップ１３とからなる非接触型データ送受信体４の前記アンテナ５を形成するにあたり、ブリッジ部１２とコイル部１０との間に形成される浮遊容量を調節して共振周波数を所定値に変更する。 - 特許庁 - It is possible to suppress generation of parasitic capacitance between pixel electrodes 11 and source wiring 7 by arranging an insulating shading film 7a for shading between the pixel electrodes 11 and source in a structure not superposing the pixel electrodes 11 on the source wiring 7, and an active matrix type liquid crystal display device generating no cross-talk and decrease in contrast and having a high numerical aperture can be provided.
画素電極とソース配線を重ねない構造において、画素電極とソースとの間を遮光する絶縁性遮光膜を設けることにより、画素電極とソース配線との寄与容量の発生を抑えることができ、クロストークやコントラスト低下のない表示品質が高く、開口率の高いアクティブマトリクス型液晶表示装置を得ることができる。 - 特許庁 - This sensor has a constitution equipped with a sensor body (body using a piezo cable 11 as a sensor head) having a basic constitution as the contact sensor, a detection circuit (contact detection circuit 30) of the contact sensor, and a detection circuit (approach detection circuit 40) of the capacitance sensor utilizing a conductor (shield net wire 18) of the sensor body as a detection electrode.
接触センサとしての基本構成を有するセンサ本体（ピエゾケーブル１１をセンサヘッドとするもの）と、接触センサの検出回路（接触検出回路３０）と、センサ本体の導電体（シールド網線１８）を検出電極として利用する静電容量センサの検出回路（接近検出回路４０）とを備えた構成とする。 - 特許庁 - This liquid crystal display device 10 is provided, on a glass substrate 12, with scanning lines 14, common wiring 16 formed as additional capacitance lines in parallel with the scanning lines 14, and two bound lines 18A, 18B which are formed almost orthogonal to the common wiring 16 and connect the common wiring 16 with each other at both end parts thereof.
本液晶表示装置１０は、ガラス基板１２上に、走査線１４と、走査線１４と平行に付加容量線として形成された共通配線１６と、共通配線１６とほぼ直交して形成され、各共通配線１６の両端部で共通配線１６をそれぞれ相互に結束する２本の結束線１８Ａ、Ｂとを備える。 - 特許庁 - The first and second switches M1 and M2 are used to switch between a normal operation mode to detect charge from an input terminal 11 at the trace charge detecting circuit and a test operation mode to convert a voltage signal from the input terminal 11 into charge at the capacitance Ct for converting charge and to detect the converted charge at the trace charge detecting circuit 3.
そして、第１,第２のスイッチＭ１,Ｍ２によって、入力端子１１からの電荷を上記微小電荷検出回路で検出する通常動作モードと、入力端子１１からの電圧信号を電荷変換用容量Ｃtで電荷に変換して、変換された電荷を微小電荷検出回路３で検出するテスト動作モードとを切り換える。 - 特許庁 - If an operating unit 180 performs setting corresponding to the amount of data stored in the image storage means that a digital camera 195 comprises, based on the setting, capacitance of the image data, stored in the image storage means, to be acquired from the digital camera 195 is varied by a controller unit 110 and varied new image data are transferred to the digital camera 195.
デジタルカメラ１９５が備える画像記憶手段に保存されるデータ量に応じた設定が操作部１８０よりなされると、該設定に基づいて、コントローラ部１１０がデジタルカメラ１９５から取得される画像記憶手段に保存された画像データの容量を可変し、該可変された新たな画像データをデジタルカメラ１９５に転送する構成を特徴とする。 - 特許庁 - Then, the capacitance of the electric charge collecting capacitor is set so that an average electric charge collecting rate every time becomes the maximum when electric charges are transferred to the electric charge collecting capacitor from the electric charge/discharge capacitor and also electric charge reuse operation is repeated several times.
ここで、電荷充放電容量から電荷回収用容量に電荷を移動して電荷回収し、電荷回収用容量から電荷充放電容量に電荷を移動して電荷再利用する操作を複数回繰り返すとき、１回あたりの平均電荷回収率が最大となるように、電荷回収用容量の容量値を設定する。 - 特許庁 - For this reason, a depletion layer formed in the junction of a P type well layer 102 and a P+ type semiconductor region 103a, and the fourth region 118 can be extended in the direction of the photoelectric transfer section 307, so that the parasitic capacitance can be reduced, electric potential fluctuation by signal charges can be magnified, and the output conversion efficiency can be enhanced.
このため、Ｐ型ウエル層１０２及びＰ+型半導体領域１０３ａと、第４領域１１８との接合部に形成される空乏層を光電変換部３０７の方向に延ばすことができるため、寄生容量を低減することができ、信号電荷による電位変動を大きくすることができ、出力変換効率を向上させることができる。 - 特許庁 - Since a capacitance sensor 54 measures position information on an upper face of a floating object 48 floating by an amount corresponding to moving speed of the wafer from the surface (upper face) of a wafer by dynamic pressure of air flow generated by movement of the wafer W, face information of the wafer surface can indirectly be measured without directly measuring the wafer surface.
静電容量センサ５４により、ウエハＷの移動により発生する気流の動圧により、ウエハの表面（上面）からウエハの移動速度に応じた量だけ浮上する浮上体４８の上面の位置情報が、計測されるので、ウエハ表面を直接的に計測することなく、間接的にウエハ表面の面情報を計測することができる。 - 特許庁 - In the case of controlling a slave filter circuit acting like the Gm-C filter circuit by using a control circuit including a master filter of the same circuit configuration, a capacitor to match an output side capacitance of the slave filter circuit and the master filter circuit with each other is added to an idle terminal having no succeeding circuit in output terminals of the slave filter circuit and the master filter circuit.
また、Ｇｍ−Ｃフィルタ回路として用いるスレーブフィルタ回路の制御を、同一回路のマスターフィルタを含む制御回路を用いて行う場合、スレーブフィルタ回路とマスターフィルタ回路の出力端子で後続する回路がない空き端子に、スレーブフィルタ回路とマスターフィルタ回路の出力側容量を一致させるための容量をさらに付加する。 - 特許庁 - To appropriately inhibit high-frequency noise without mounting a capacitor to a multilayer circuit board, by easily increasing capacitance in the capacitor using the interlayer insulating layer of the multilayer circuit board as a dielectric layer, and by increasing and reducing the density and thickness of a circuit, respectively.
多層回路基板及びその製造方法に関し、多層回路基板にコンデンサを搭載することなく、高周波ノイズを良好に抑止できるようにする為、多層回路基板の層間絶縁層を誘電体層とするキャパシタに於けるキャパシタンスを容易に増大させることができるようにし、回路の高密度化及び微細化を進めることを可能にする。 - 特許庁 - In the process for fabricating a semiconductor device where the shape of skin surface is detected by detecting the capacitance of the skin surface and a conductive film through a silicon nitride and polyimide film of passivation film, a polyimide film having a thickness of 400-700 nm is formed on the uppermost layer of the semiconductor device at a temperature of 350-380°C.
パシベーション膜である窒化シリコン及びポリイミド膜を介して皮膚表面と導電膜との容量を検出し、皮膚表面の形状を検出する半導体装置の製造方法において、その半導体装置の最上層に膜厚が４００ｎｍ以上７００ｎｍ以下のポリイミド膜を硬化温度を３５０℃以上３８０℃以下で形成する。 - 特許庁 - When mounted on a printed circuit board (120) to connect two segments of a signal line (124), the notch filter and a ground plane (122) of the printed circuit board are united and form a virtual conductive loop having an inductance and a capacitance whose product is the center frequency of the notch of the notch filter.
プリント回路基板（１２０）上に信号ライン（１２４）の２つのセグメントを接続するように搭載された場合、このノッチフィルタとプリント回路基板（PCB）のアース平面（１２２）が一体となって仮想導体ループが形成され、この仮想導体ループは、あるインダクタンスとキャパシタンスを有し、これらの積はこのノッチフィルタのノッチの中心周波数と等しい。 - 特許庁 - To provide a capacitor element having the prescribed capacitance in a laminated composite device in which one or more circuit element patterns are formed on the surfaces of dielectric layers, and the circuit element patterns formed on the circuit element layers are interconnected to constitute an electronic circuit which displays a prescribed function.
各回路素子層は、誘電体層の表面に、１或いは複数の回路素子パターンを形成してなり、複数の回路素子層に形成された複数の回路素子パターンが互いに接続されて、所定の機能を発揮すべき電子回路を構成している積層型複合デバイスにおいて、所期のキャパシタンスを得ることが出来るコンデンサ素子を提供する。 - 特許庁 - To solve problems for device development of a silicon nanowire, concretely for example, solve an expansion problem of an electrode material of an electrochemical element, prevent peeling-off of the material, solve a problem of irreversible capacity, and provide an electrode of the electrochemical element large in battery capacity or capacitance, and a simple and convenient manufacturing method of these.
シリコンナノワイヤーをデバイス展開するための課題を解決し、具体的には例えば、電気化学素子の電極材料の膨張課題を解決すると共に材料の剥がれを防止しかつ不可逆容量の課題を解決し、電池容量または静電容量が大きな電気化学素子の電極、及びそれらの簡便な製造方法を提供する。 - 特許庁 - To provide an optical head mounting an optical means for converging a laser beam being projected onto an optical recording medium in which numerical aperture can be increased through a solid immersion lens and the air gap can be controlled accurately based on the capacitance while simplifying the actuator or signal processing for focus servo furthermore.
光学記録媒体に照射すべきレーザビームを収束させる光学手段を搭載する光学ヘッドであって、ソリッドイマージョンレンズにより開口数を大きくすることができ、かつ、静電容量に基づいてエアギャップを高精度に制御することができ、しかも、フォーカスサーボのためのアクチュエータや信号処理を一層簡略化することのできるものを提供する。 - 特許庁 - To provide a wiring substrate suppressing occurrence of tensile stress and compressive stress of an insulating film layer formed on a substrate and reducing the stress even if it occurs, and suppressing wiring delay by reducing parasite capacitance generated between wiring lines, and also to provide an electrooptical apparatus and an electronic equipment using the same.
基板上に形成した絶縁膜層の引張り応力および圧縮応力の発生を抑制し、仮に応力が発生してもそれを低減することのできる配線基板、且つ配線間に発生する寄生容量を低減し配線遅延を抑制する基板、それを用いた電気光学装置及び電子機器を提供することを課題とする。 - 特許庁 - The semiconductor device at least includes: multiple MOS transistors; capacitance elements having dielectrics made of a piezoelectric material, which are arranged near one specific one or more specific ones of the MOS transistors; and a means for applying a voltage in the direction parallel to the polarization vectors of the dielectrics.
本発明に係る半導体装置は、複数個のＭＯＳトランジスタと、その中の１つ又は２つ以上の特定のＭＯＳトランジスタの近傍に配され、電歪体材料からなる誘電体を有する容量素子と、前記誘電体の分極ベクトルに平行な方向に電圧を印加する手段とを、少なくとも備えたことを特徴とする。 - 特許庁 - Since any one resonator is selected by controlling the capacitance characteristics of the variable capacity diode with an input voltage from the voltage control terminal Vcont to satisfy or not satisfy the oscillation conditions, a frequency switching oscillator where the circuit current required for frequency switching is reduced sharply can be realized.
そして電圧制御端子Ｖｃｏｎｔからの入力電圧により可変容量ダイオードが有するキャパシタンス特性を制御して発振条件の成立／不成立を起こすことで何れか一つの共振部を選択するよう機能するので、周波数切り替えに要する回路電流を大幅に低減した周波数切替式発振器を実現することができる。 - 特許庁 - In this iontophoresis apparatus, a polarizable electrode containing a conductor having a specific surface area of 10 m^2/g or above, a polarizable electrode containing a conductor having a capacitance per unit volume of 1 F/g or above, or a polarizable electrode containing an activated carbon in the electrode structure on the working side or on the non-working side.
イオントフォレーシス装置における作用側電極構造体又は非作用側電極構造体に、比表面積が１０ｍ^２／ｇ以上の導電体を含有する分極性電極、単位体積当たりの静電容量が１Ｆ／ｇ以上の導電体を含有する分極性電極、或いは活性炭を含有する分極性電極を設ける。 - 特許庁 - To ensure that a metal is added to an anode that comprises a porous material having a dielectric layer formed on the surface thereof, such that it entirely becomes cathode including the inside, and a metal cathode is formed suitably on the dielectric layer inside the anode, and thereby to provide a solid electrolytic capacitor that has low equivalent series resistance and high capacitance.
表面に誘電体層が形成された多孔質体からなる陽極の内部まで十分に陰極となる金属が付与されて、陽極の内部における誘電体層の上にも適切に金属の陰極が形成されるようにし、等価直列抵抗が低く、かつ高容量な固体電解コンデンサが得られるようにする。 - 特許庁 - The condenser microphone unit comprises a diaphragm, a diaphragm holder to which the diaphragm is bonded, and a fixed electrode arranged opposite to the diaphragm through a clearance and constituting a condenser together with the diaphragm, and the condenser microphone unit is such that the capacitance of the condenser unit used in an attenuator connected in series is variable.
振動板と、この振動板が固着された振動板保持体と、上記振動板に隙間をおいて対向配置され上記振動板との間でコンデンサを構成する固定極とからなるコンデンサマイクロホンユニットと直列に接続する減衰器に用いるコンデンサユニットの静電容量が可変であることを特徴とするコンデンサマイクロホンユニットによる。 - 特許庁 - Since a metallic material film is formed on a semiconductor layer such as Si substrate, a material for constituting a semiconductor layer, such as a silicon oxide film, is tends to be difficult to formed, so a dielectric film with a large capacitance per unit area, which comprises a base material layer such as MgO layer with high dielectric constant as well as crystalline CeO2 layer, is provided.
つまり、Ｓｉ基板などの半導体層の上に、金属材料の膜が形成されていることで、シリコン酸化膜等の半導体層を構成する材料の酸化膜が形成されにくいので、比誘電率の高いＭｇＯ層などの下地層及び結晶性ＣｅＯ_2 層を含む単位面積当たりの容量の大きい誘電体膜が得られる。 - 特許庁 - A switching means 11 is provided between capacitances C1, C2 of step-up capacitors 4, 5 and capacitances C3, C4 of smoothing capacitors 6, 10 in order to ensure stabilized torque control and high efficiency or high speed in the middle speed region by regulating the capacitance of the capacitor and increasing/decreasing the DC voltage VDC.
昇圧用のコンデンサ４容量Ｃ１とコンデンサ５容量Ｃ２と平滑用のコンデンサ６容量Ｃ３とコンデンサ１０容量Ｃ４との間に切り換え手段１１を備え、該切り換え手段により、コンデンサ容量を調整し、直流電圧ＶＤＣを増減させ、安定したトルク制御や中速領域での高効率化や高速化が可能となる。 - 特許庁 - First slits (region dividing slits) not deposited with metal are formed with width of 0.05-0.2 mm from the margin portion to the heavy edge portion at an interval of 2-15 mm in the width direction of the film, and second slits (fuse function slits) are provided at the capacitance portion in parallel with the region dividing slits.
そして、０．０５ｍｍ以上、０．２ｍｍ以下の幅でマージン部からヘビーエッジ部にかけて、金属の蒸着されていない第一のスリット（領域分割スリット）を２ｍｍ以上、１５ｍｍ以下の間隔でフィルムの幅方向に形成するとともに、前記静電容量部に前記領域分割スリットに平行する第二のスリット（ヒューズ機能スリット）を設けた。 - 特許庁 - As the inductance component from the ground conductive layer 12 to the ground conductor of the exterior electric circuit can be neglected and an LC resonance caused by a capacitance component between the surface acoustic wave filter 17 and the package can be reduced, then attenuation quantity in a blocking area turned into a high frequency and a deterioration in an isolation between input/output lines 13 and 13 can be improved.
接地導体層12から外部電気回路の接地導体までのインダクタンス成分を削除することができ、弾性表面波フィルタ素子17およびパッケージが持つキャパシタンス成分とのＬＣ共振を抑制することができるので、高周波化した阻止域における減衰量および入出力配線13・13間のアイソレーションの劣化を改善できる。 - 特許庁 - The method implements global routing for signals among blocks by using a global floor plan 50 that specifies the coordinates of region and macro-block and the net list 10 (S52), inserts a temporary repeater into the net list 10 on the basis of wiring capacitance and resistance 56 (S58), and layouts a cell based upon an insertion result of the temporary repeater (S62).
リージョンやマクロブロックの座標値を規定した概略フロアプラン５０とネットリスト１０を使用してブロック間信号の概略配線を行い（Ｓ５２）、概略配線の結果得られる配線容量，抵抗５６に基づいてネットリスト１０に仮リピータを挿入し（Ｓ５８）、仮リピータ挿入の結果に基づいてセルの配置を行う（Ｓ６２）。 - 特許庁 - The substrate for the liquid crystal display has a gate bus line 12 and a drain bus line 14 formed to cross each other via an insulating film on the substrate and a pixel electrode 16 disposed so as to cover at least one of the gate bus line 12 and the drain bus line 14 via a dielectric layer and forming a parasitic capacitance between the gate bus line 12 and the drain bus line 14.
基板上に絶縁膜を介して互いに交差して形成されたゲートバスライン１２及びドレインバスライン１４と、誘電体層を介して、ゲートバスライン１２及びドレインバスライン１４の少なくとも一方を覆うように配置され、ゲートバスライン１２及びドレインバスライン１４との間に寄生容量を形成する画素電極１６とを有するように構成する。 - 特許庁 - The acceleration sensor device 9 comprises: a capacitance electrode 2 in which a plurality of electrodes 2a, 2b are arrayed in a row and vertically face each other through a space 1; elastic members 4 disposed from both ends toward the center in the space 1; and a dielectric block 3 accommodated between the elastic members 4 in the space 1.
それぞれ１列に配列された複数の電極２ａ，２ｂが間に空間１を配して上下に対向してなる容量電極２と、空間１の両端部から中央部に向けてそれぞれ配置された弾性部材４と、空間１の弾性部材４間に収容された誘電体ブロック３とを具備する加速度センサ装置９である。 - 特許庁 - This ferroelectric memory device includes: a reference program part for adjusting and outputting the voltage of a reference level control signal by using a programmable register device to control the on/off of a switch for adjusting the capacitance of a capacitor connected to a driving power source; and a reference voltage generating part for outputting the reference voltage in accordance with the reference level control signal.
強誘電体メモリ装置は、プログラマブルレジスタ装置を利用し、駆動電源に連結されたキャパシタの容量を調節するスイッチのオン・オフを制御することにより、レファレンスレベル制御信号の電圧を調節して出力するレファレンスプログラム部、及び前記レファレンスレベル制御信号に応じてレファレンス電圧を出力するレファレンス電圧発生部を含む。 - 特許庁 - This excreta processing device 20 comprises a filth tank 21 connected to the diaper cup 1 to suck and store excreta in the diaper cup 1, a negative pressure suction means 22 to generate negative pressure to suck excreta from the diaper cup 1 into the filth tank 21, and a capacitance type proximity sensor 10 to detect if filth including excreta exists or not.
オムツカップ１に接続してこのオムツカップ１の排泄物を吸引し溜める汚物タンク２１と、負圧を発生させオムツカップ１から排泄物を汚物タンク２１へ吸引する負圧吸引手段２２と、排泄物を含む汚物の有無を検出する静電容量形近接センサ１０とを有する排泄物処理装置２０である。 - 特許庁 - An integration circuit comprising a resistance arranged at a connector connection detection part and the capacitance of the HDMI cable itself measures variation in rise time of a signal when a pulse signal is output from the connection detection part by the connection detection part to obtain the effect of detecting whether the cable is connected.
本発明では、コネクタ接続検出部に配置した抵抗と、ＨＤＭＩケーブル自身の静電容量とで構成される積分回路によって、接続検出部からパルス信号を出力した際の信号の立ち上がり時間の変化を接続検出部で計測することで、ケーブルの接続の有無を検出するという効果を奏するものである。 - 特許庁 - To enable to thin an insulation film (a film thickness converted to an oxide film) between a floating gate and a control gate with charge holding characteristics and dielectric strength maintained, and to prevent reduction in capacitance due to a bird's beak entering the floating gate and the control gate in a required oxidation process after the control gate is processed.
電荷保持特性及び絶縁耐圧を維持したまま浮遊ゲートと制御ゲート間の絶縁膜（酸化膜換算膜厚）を薄膜化でき、制御ゲート加工後に必要な酸化工程において、浮遊ゲート及び制御ゲートにバーズビークが侵入して容量が低下するのを防止できる不揮発性半導体記憶装置の製造方法を提供する。 - 特許庁 - A developing bias power source 55 is configured to apply the vibration voltage of a single inter-peak voltage value between a photoreceptor drum 3 and a developing sleeve 52 independently of a photoreceptor drum 3 and the use state of toner 51 when the residual amount of the toner in the developer container 5a is detected at every prescribed time according to capacitance between an antenna A54 and the developing sleeve 52.
アンテナＡ５４と現像スリーブ５２との間の静電容量に応じて現像剤容器５ａ内のトナー残量が所定時間毎に検知される時に、現像バイアス電源５５が、感光ドラム３、トナー５１の使用状況に依らず単一のピーク間電圧値の振動電圧を感光ドラム３と現像スリーブ５２との間に印加するよう設定する。 - 特許庁 - To solve the problem that an inter-wiring capacitance value is changed since a dummy metal is inserted to a layout after timing is matched after the end of layout routing processing when preparing a mask required for manufacturing a semiconductor device, timing design is required again and a design period (TAT) from the end of the layout routing processing to mask preparation becomes long.
半導体装置製造に必要なマスク作成時において、配置配線処理終了後のタイミングを合わせ込んだ後のレイアウトにダミーメタルを挿入するために、配線間容量値が変化してしまい、再度タイミング設計が必要となり、配置配線処理終了からマスク作成までの設計期間（ＴＡＴ）が長くなってしまう。 - 特許庁 - To provide a capacitor manufacturing method, which can eliminate a creep phenomenon considered to be caused directly by an electric short circuit and makes a capacitor small-sized and large in capacitance even when the sizes of an anode body and an anode terminal become shorter in the manufacturing process of the capacitor, and to provide the capacitor.
本発明は、コンデンサの製造工程中において陽極体と陽極端子との寸法がますます短くなった場合であっても、電気的短絡の直接原因であると考えられる這い上がり現象の発生を解消できるようになり、コンデンサの小型大容量化を図れるようになるコンデンサ製造方法及びコンデンサを提供することを課題とする。 - 特許庁 - This process for producing an electrostatic capacitance-type acceleration sensor comprising a movable electrode 6 also serving as a weight, a beam 5, and a supporting section 4 made of metals, includes the steps of forming a space between a fixed electrode 2 and the movable electrode 6 by photoresist, and forming the supporting section 4, the beam 5, and the movable electrode 6 by photolithography, wet plating process, and etching process.
錘を兼ねた可動電極６、梁５、および支持部４が金属からなる静電容量型加速度センサの製造方法であって、固定電極２と可動電極６との間隙をフォトレジストにより形成し、支持部４、梁５、および可動電極６をフォトリソグラフィー、湿式めっき法、およびエッチング法により形成する工程を備えている。 - 特許庁 - Since the influence of the parasitic capacitance of the piezoelectric vibrator 10 is negated by making the current which flows to the piezoelectric vibrator 10 and the current which flows to the condenser 20 for correction rotate reversely mutually at the center of an iron core 30, and a current phase is metered correctly, the piezoelectric vibrator can be certainly actuated at the resonance point using a control circuit.
圧電振動子１０に流れる電流と補正用コンデンサ２０に流れる電流を、鉄心３０の芯線を中心に、互いに左右反対に回転させることで、圧電振動子１０の寄生容量の影響が打ち消され、電流位相が正確に計測されるので、制御回路を用いて共振点で確実に駆動することが可能となる。 - 特許庁 - An inverting amplifier circuit is configured by connecting a feedback resistor 13 in parallel across an inverter 11, a crystal vibrator 14 is connected between input and output terminals of the inverting amplifier circuit, and oscillation capacitors 15, 16 are connected to the inverting amplifier circuit to provide a fixed load capacitance between a reference level and an oscillation circuit configured thereby.
インバータ１１の両端に並列に接続された帰還抵抗１３により反転増幅回路を構成し、この反転増幅回路の入出力端に水晶振動子１４が接続されており、これにより構成される発振回路と基準電位の間に固定の負荷容量を与えるために、発振用のコンデンサ１５，１６が接続されている。 - 特許庁 - Preferably, the microelectronic system is a microelectronic sensing system capable of sensing physical input such as pressure, vibration, sound, electrical activity (e.g., from muscle activity), tension, blood-flow, moisture, temperature, enzyme activity, bacteria, pH, blood sugar, conductivity, resistance, capacitance, inductance or other chemical, biochemical, biological, mechanical or electrical properties.
好ましくは、マイクロ電子システムは、圧力、振動、音、電気活性（例えば筋肉活性からの）、張力、血流、水分、温度、酵素活性、細菌、ｐＨ、血糖、導電率、抵抗、キャパシタンス、インダクタンスなどの物理的入力、又は他の化学的、生化学的、生物学的、機械的又は電気的な特性の入力を感知できるマイクロ電子感知システムである。 - 特許庁 - To send and receive a high frequency signal reducing a transmission loss by preventing the characteristic impedance of a transmission path of a passing through conductor that connects an electrode pad and a semiconductor device from varying from a predetermined value (50 Ω) due to the generation of unnecessary capacitance between an inner layer ground conductor and the electrode pad in an insulating substrate.
絶縁基板内の内層接地導体と電極パッドとの間で不要なキャパシタンスが発生し、これが電極パッドと半導体素子とを接続する貫通導体等の伝送路の特性インピーダンスを所定値（５０Ω）から変化させるのを防ぎ、高周波信号を伝送損失を小さくして送受信し得るようにすること。 - 特許庁 - A plurality of U-shaped heat pipes connected to the back sheet metal 36 and the intermediate sheet metal 34 are provided to appropriately suppress temperature variation (temperature gradient) in a liquid crystal module 11 without disposing a member such as a heat sink on the backside of the back sheet metal 36 and without increasing the variation in the stray capacitance.
また、背面板金３６と中間平板金３４とに接続される複数並べられたＵ字状のヒートパイプを備えることで、背面板金３６の裏側にヒートシンク等の部材を設けることなく且つストレキャパシタンスのばらつきを増大させることなく液晶モジュール１１内の温度ばらつき（温度勾配）を適切に抑制する。 - 特許庁 - In a boosting potential generating circuit provided with a capacitive MOS transistor and a transfer MOS transistor and used for a DRAM comprising memory cells, a boosting potential generating circuit of small area and large capacitance can be realized by making a gate insulation film of the capacitive MOS transistor a thinner film than a gate insulation film of a MOS transistor constituting a memory cell.
容量ＭＯＳトランジスタとトランスファＭＯＳトランジスタとを備え、メモリセルを含むＤＲＡＭに使用される昇圧電位発生回路において、容量ＭＯＳトランジスタのゲート絶縁膜を、メモリセルを構成するＭＯＳトランジスタのゲート絶縁膜の膜厚よりも薄い膜厚にすることにより、小面積で大容量の昇圧電位発生回路を実現する。 - 特許庁 - The present invention uses the transparent piezoelectric sheet with a contour of the first transparent plane electrode part including a contour of the second transparent plane electrode part in top view, or with the contour of the second transparent plane electrode part including the contour of the first transparent plane electrode part in top view, combinedly with a resistance film type or an electrostatic capacitance type touch panel.
第１透明平板電極部の輪郭が、平面視において第２透明平板電極部の輪郭を包含するか、または第２透明平板電極部の輪郭が、平面視において前記第１透明平板電極部の輪郭を包含する透明圧電シートを、抵抗膜型あるいは静電容量型タッチパネルと組み合わせて使用する。 - 特許庁 - This device is provided with the switching element Tr formed on a semiconductor substrate (or a semiconductor layer supported by a substrate) 2, and the sensing pad electrode SP connected to one impurity area 6b of it for inducing electric charges for an amount corresponding to a capacitance value between a detection object (finger) and the electrode or supplying them through the switching element Tr.
半導体基板（または基板に支持された半導体層）２に形成されたスイッチング素子Ｔｒと、その一方の不純物領域６ｂに接続され、検出対象物（指）との間の静電容量値に応じた量の電荷が誘起、またはスイッチング素子Ｔｒを介して供給されるセンシングパッド電極ＳＰとを有する。 - 特許庁 - An active matrix substrate 10 contains an electric wiring arranged in a lattice-like manner with a gate electrode 2,... and a data electrode 3,...; a thin film transistor 4 provided in each lattice point; a pixel electrode 11 connected to the data electrode 3 via the thin film transistor 4; and an electric charge accumulation capacitance 5 connected in series to the pixel electrode 11.
アクティブマトリクス基板１０ａは、ゲート電極２…とデータ電極３…とが格子状に配列された電極配線と、各格子点毎に設けられた薄膜トランジスタ４と、薄膜トランジスタ４を介してデータ電極３に接続される画素電極１１と、画素電極１１に直列接続される電荷蓄積容量５とを含む。 - 特許庁 - This device is provided with at least two variable trap circuits 23 and 24 combining resonators 5-9 for blocking a band and variable capacitance diodes 10-13 and by using a band variable filter circuit 3 for passing only a desired signal between the variable trap frequencies, only the desired frequency band is varied corresponding to frequency hopping.
帯域を阻止するための共振子５〜９と可変容量ダイオード１０〜１３を組み合わせた可変トラップ回路２３，２４を２つ以上備え、該可変トラップ周波数間に希望の信号のみを通過させる帯域可変型フィルタ回路３を用いて、周波数ホッピングに合わせて所望の周波数帯域のみを可変にすることを特徴とする。 - 特許庁 - To provide a MOS transistor having an intermediate breakdown voltage structure including a large drain breakdown voltage, small capacitance between a source-drain region and a gate electrode and a high junction breakdown voltage of a channel stop and the source-drain region formed under a field oxide film and capable of controlling the drain breakdown voltage by a simple process.
ドレイン耐圧が大きく、・ドレイン・ソース領域とゲート電極間の容量が小さく、・フィールド酸化膜下に形成されたチャネルストップとソース・ドレイン領域の接合耐圧の高い、しかもそのドレイン耐圧を制御することのできる中耐圧構造を有するＭＯＳ型トランジスタを簡単なプロセスにより提供することを目的とする。 - 特許庁 - The acceleration sensor device 9 includes a capacitance electrode 2 comprising a plurality of electrodes 2a and 2b respectively arranged in a row and vertically facing each other across a space 1; elastic members 4 respectively disposed from both ends of the space 1 toward the center thereof; and a conductor block 3 accommodated between the elastic members 4 in the space 1.
それぞれ１列に配列された複数の電極２ａ，２ｂが間に空間１を配して上下に対向してなる容量電極２と、空間１の両端部から中央部に向けてそれぞれ配置された弾性部材４と、空間１の弾性部材４間に収容された導体ブロック３とを具備する加速度センサ装置９である。 - 特許庁 - The output sections have a field effect transistor 19 having a gate electrostatic capacitance connected to the signal lines so as to be connected in series to the capacitor 15 and an output circuit 20 for outputting the signal corresponding to the information according to the switching action of this transistor 19 so as to make the switching action corresponding to the change in the charge quantities.
出力部は、前記電荷量の変化に対応したスイッチング動作をなすべく前記キャパシタと直列的に接続されるように信号線に接続されたゲート静電容量を備える電界効果トランジスタ１９と、該トランジスタのスイッチング動作に応じて前記情報に対応した信号を出力する出力回路２０とを備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
