「Comparators」を含む例文一覧(601)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12 13 次へ＞- To provide a parallel type AD converter which reduces the number of comparators to about a half, and contrives low power, and size reduction.
比較器の数を約半分に低減し、低電力、小サイズ化を図ることが可能な並列型ＡＤ変換器を提供する。 - 特許庁 - This motor drive circuit has comparators 41, 43, and 45 which detect the first counter electromotive force having a voltage value larger than that of the power voltage VDD, and the second comparators 42, 44, and 46 which detect the generation of the second counter electromotive force having a voltage value smaller than that of ground voltage.
電源電圧Ｖ_DDよりも大きい電圧値を持つ第１逆起電力を検知するコンパレータ４１、４３、４５と、接地電圧よりも小さい電圧値を持つ第２逆起電力の生成を検知する第２コンパレータ４２、４４、４６とを有する。 - 特許庁 - An analog latch part 20 is formed of analog comparators 201 and 202 consisting of NOR circuits operating with a reference voltage as a threshold.
アナログラッチ部２０は、リファレンス電圧をしきい値として動作するＮＯＲ回路からなるアナログコンパレータ２０１、２０２から構成されている。 - 特許庁 - Each of comparators S1, S2, S3 compares a corresponding reference voltage with an input signal, and flip-flop circuits FF1a to FF3a, FF1b to FF3b store their comparison results.
各コンパレータS1、S2、S3は、対応する基準電圧と入力信号とを比較し、フリップフロップ回路FF1a〜FF3a、FF1b〜FF3bは、その比較結果を記憶する。 - 特許庁 - The priority registers 25-28 store the device numbers from the device number selectors 21-24 when one of comparators 12 and 14 indicates coincidence.
プライオリティレジスタ２５〜２８は比較器１２，１４の一方が一致した時に、デバイス番号セレクタ２１〜２４からのデバイス番号を格納する。 - 特許庁 - Comparators 205, 210 are used to detect a differential voltage created by offset voltage resistor of a differential receiver device.
比較器２０５、２１０が差動受信機装置のオフセット電圧抵抗によって生成される差分電圧を検知するために用いられる。 - 特許庁 - When a positive input signal V11 is inputted, signals S13 and S14 of 'H' and 'L' are respectively outputted from comparators 13 and 14.
正の入力信号Ｖ１１が入力されると、比較器１３，１４から、それぞれ“Ｈ”，“Ｌ”の信号Ｓ１３，Ｓ１４が出力される。 - 特許庁 - To provide a decision feedback encoder that can be configured with a far smaller number of high speed comparators and high speed circuits than those of a conventional encoder.
従来よりもはるかに少ない数の高速比較器と高速回路構成とを必要とする判定フィードバックエンコーダを提供する。 - 特許庁 - To provide a charge pump for accurately outputting a voltage of a desired voltage value, without requiring speedily operating comparators.
高速動作するコンパレータを必要とせず、所望の電圧値の電圧を精度良く出力することができるチャージポンプを提供する。 - 特許庁 - A plurality of outputs of the pairs of shift registers in the two lines are compared in comparators 103, and the comparison results are output.
この１組の各行のシフトレジスタ回路からの出力同士を比較回路１０３で比較し、この比較結果のみを出力する。 - 特許庁 - From the combination of the output voltages of the comparators 3 and 4, it is determined whether the current temperature is a target value, or is lower than or higher than the value.
コンパレータ３，４の出力電圧の組合せから、現在の温度が目標値か、それより低いか、あるいは高いかを判定する。 - 特許庁 - Comparators 204 compare the value X of the 2-ary counter 202 with values Ys stored in 10-bit registers to convert the gamma correction data into pulse widths.
比較器２０４は、２進カウンタの値（Ｘ）と１０ビットレジスタに記憶されている値（Ｙ）を比較し、ガンマ補正データをパルス幅に変換する。 - 特許庁 - The reference voltages Vref 1, 2, 3 are supplied to respective comparators 41, 42, 43 in a waveform reshaping circuit 24 as reference voltage signals.
この基準電圧Ｖｒｅｆ１，２，３を波形整形回路２４内の各コンパレータ４１，４２，４３に基準電圧信号として供給する。 - 特許庁 - The terminal voltages vu, vv, vw of the brushless motor 10 and the reference voltage vref are input into comparators 24, 26, 28, respectively.
ブラシレスモータ１０の端子電圧ｖｕ，ｖｖ，ｖｗと基準電圧ｖｒｅｆとは、比較器２４，２６，２８にそれぞれ入力される。 - 特許庁 - A parallel A/D conversion circuit comprises a plurality of comparators for comparing input signals in parallel, input signal wirings for distributing an input signal to the plurality of comparators, and a sampling clock distribution circuit for distributing a sampling clock for sampling the input signal for the plurality of comparators and determining distributing timing of the sampling clock in accordance with a delay of the input signal by the input signal wirings.
並列形Ａ／Ｄ変換回路は、入力信号を並列に比較する複数の比較器と、複数の比較器に対して入力信号を分配する入力信号配線と、複数の比較器に対して入力信号をサンプリングするサンプリングクロックを分配し、サンプリングクロックの分配タイミングが、入力信号配線による入力信号の遅延に応じて決定されるサンプリングクロック分配回路とを有している。 - 特許庁 - In the meantime, when AC 200 V is input, the detection signal of the comparators 25 turns into 'L', and the output side of the photoswitch 27 is turned off.
一方、ＡＣ２００Ｖが入力されると、比較器２５の検出信号が“Ｌ”となり、フォトスイッチ２７の出力側はオフとなる。 - 特許庁 - In one embodiment, the controller includes a first comparator, a second comparator and a control unit coupled to the first and second comparators.
一実施形態ではコントローラは、第1の比較器と、第2の比較器と、第1および第2の比較器に結合された制御ユニットとを含む。 - 特許庁 - At least one comparator CMP80 of the plurality of comparators change its own DC operational voltage in accordance with a control signal from the outside.
複数のコンパレータの少なくとも１つＣＭＰ８０は、外部からの制御信号に応じて自身の直流動作電圧を変更する。 - 特許庁 - Then, each of (n) comparators compares the level of any one of (m) reference voltages with the level of an analog input signal.
そして、前記ｎ個の比較器の各々は、前記ｍ個の参照電圧のいずれか一つとアナログ入力信号との大小を比較する。 - 特許庁 - Voltage comparators IC1-IC8 compare the voltage of corresponding C1-C8 with a predetermined bypass operation voltage to output a comparison results.
電圧比較器ＩＣ１〜ＩＣ８は、対応するＣ１〜Ｃ８の電圧と、所定のバイパス作動電圧とを比較し、比較結果を出力する。 - 特許庁 - Respective outputs of the phase comparators (PD1) 1, (PD2) 2 and a frequency meter (FD) 3 are summed at the pre-stage of a low-pass filter(LPF) 4.
位相比較器（ＰＤ１），（ＰＤ２），周波数計測器（ＦＤ）の各出力はローパスフィルタ（ＬＰＦ）の前段ですべて加算される。 - 特許庁 - A differential analog-to-digital converter (ADC) comprises first and second resistance ladder legs, first and second amplifiers, and a plurality of comparators.
差動アナログデジタルコンバータ（ＡＤＣ）は、第１及び第２の抵抗ラダーレッグ、第１及び第２の増幅器、並びに複数の比較器を備える。 - 特許庁 - Thus, the by-pass path of data to be inputted to the source register of an instruction to be executed can be set in a short time by using the compared results of the comparators 45-47 and the compared results of comparators 42-44 which compare the register number of the source registers on the instruction bus.
これらコンパレータ４５〜４７の比較結果と、命令バス上のソース・レジスタのレジスタ番号とを比較するコンパレータ４２〜４４の比較結果とを利用することにより、実行すべき命令のソース・レジスタに入力されるデータのバイパス経路を短時間で設定することができる。 - 特許庁 - The device also includes an impedance control circuit 8 connected respectively to each output of the n-value input terminal 1 and the comparators C1 to Cn-1, for changing a current flowing through the n-value input terminal 1 by changing a synthetic resistance value corresponding to each output signal from the comparators C1 to Cn-1.
また、ｎ値入力端子１及びコンパレータＣ１〜Ｃｎ−１の出力のそれぞれと接続され、コンパレータＣ１〜Ｃｎ−１の出力信号に応じて合成抵抗値を変化させることにより、ｎ値入力端子１を流れる電流を変化させるインピーダンス制御回路８とを備える。 - 特許庁 - The outputs of the comparators are fed into the logic gate, which generates a binary sequence corresponding to the duobinary-encoded signal.
これらの比較器の出力は、論理ゲートに供給され、論理ゲートはそのデュオバイナリ・エンコードされた信号に対応したバイナリ・シーケンスを作成する。 - 特許庁 - Comparators 4d and 4e compare the levels of detection signal S2 detected with a microwave sensor MWDM at a plurality of steps VH and VM.
比較部４ｄ，４ｅは、マイクロウェーブセンサＭＷＤＭにより検知された検知信号Ｓ２のレベルを複数の段階ＶＨ，ＶＭで比較する。 - 特許庁 - The comparators 1-7 can establish to either of an active state or a dormant state by 1st and 2nd set signal CONT1A etc.
コンパレータ１〜７は、第１，第２設定信号ＣＯＮＴ１Ａ等により、それぞれ動作状態と休止状態のいずれかに設定可能である。 - 特許庁 - In a dual PWM wave output circuit 20, two comparators (21, 22), a logical OR operation circuit 23 and a logical AND operation circuit 24 are provided.
デュアルＰＷＭ波出力回路２０では、２つのコンパレータ（２１、２２）、論理和演算回路２３、論理積演算回路２４を備えている。 - 特許庁 - The comparators 13, 14 compare an amplitude at an identical reference voltage, and they convert the positive-phase signal and the negative-phase signal into respective binary signals.
コンパレータ１３、１４は同一基準電圧で振幅比較を行い、正相及び逆相信号をそれぞれ２値信号に変換する。 - 特許庁 - An address comparing section has plural address comparators comparing a read-out address supplied with a read-out command with a write-in holding address.
アドレス比較部は、読み出しコマンドとともに供給される読み出しアドレスと、書き込み保持アドレスとを比較する複数のアドレス比較器を有する。 - 特許庁 - The phase difference detecting circuit judges a mass flow quantity and a flow direction according to a phase difference that is required by comparing outputs of the two comparators.
位相差検出回路は、２つのコンパレータの出力を比較して求めた位相差より質量流量と共に流れの方向を判断する。 - 特許庁 - To reduce the circuit scale of the quotient/remainder discriminating part of retracting divider for high-order radix by determining a quotient by performing bit matching corresponding to the compared results of a three-input adder/subtracter, a three-input comparator and second and first comparators.
商をｋビットずつ求める基数２^k の引き戻し法除算器において、商・剰余判定部の回路規模を削減する。 - 特許庁 - Comparators 10, 8, 9 compare VB2, VK, VM with suet values VD0, VK0, VM0 to obtain difference values VD1, VK1, VM1.
比較器１０、８、９は上記ＶＢ２、ＶＫ、ＶＭと設定値ＶＤ０、ＶＫ０、ＶＭ０とを比較して差分値ＶＤ１、ＶＫ１、ＶＭ１を得る。 - 特許庁 - Comparators 4a to 4c compare the levels of detection signal S1 detected with an infrared sensor PIR at a plurality of steps VH, VM and VL.
比較部４ａ〜４ｃは、赤外線センサＰＩＲにより検知された検知信号Ｓ１のレベルを複数の段階ＶＨ，ＶＭ，ＶＬで比較する。 - 特許庁 - A limit circuit 32 obtains a boundary value from the normalized count value and detects the repetitive frame, in response to output the signals of comparators 34 and 36.
制限回路３２は、正規化計数値から境界値を求め、比較器３４、３６の出力信号に応じて、繰り返しフレームを検出する。 - 特許庁 - On the other hand, provision of pump-up comparators 23, 24 can detect a blanking period Tr' and activation of the pump-up circuit.
一方、ポンプアップ用コンパレータ２３，２４を設けることにより、帰線期間Ｔｒ’の検出及び、ポンプアップ回路のオンを可能とすることができる。 - 特許庁 - The outputs from the operational amplifiers (18a-18d) are compared by comparators (19a, 19b), thereby enabling obtaining of rectangular waves having a phase shift of 90 degrees.
このオペアンプ（１８ａ〜１８ｄ）の出力をコンパレータ（１９ａ、１９ｂ）で比較すると、９０度位相の異なる矩形波を得ることができる。 - 特許庁 - Signals related to temperatures in two stages are output by turning on transistors QA and QB according to compared results by the comparators CA and CB.
そして、コンパレータＣＡ、ＣＢの比較結果によりトランジスタＱＡ、ＱＢをオンすることで、２段階の温度についての信号を出力する。 - 特許庁 - Two comparators compare the first middle point voltage with a reference voltage Vref and the second middle point voltage with the reference voltage Vref.
２つのコンパレータによって第１中点電圧と基準電圧Ｖｒｅｆ、及び、第２中点電圧と基準電圧Ｖｒｅｆとを比較する。 - 特許庁 - Signal lines for applying the reference voltage vref into the comparators 24, 26, 28 are connected to the positive pole side of a battery 14 via a resistor 30.
基準電圧ｖｒｅｆを比較器２４，２６，２８に印加するための信号線は、抵抗体３０を介してバッテリ１４の正極側と接続されている。 - 特許庁 - To provide a comparator with a fewer number of component parts which is more economical, more accurate, more airtight and watertight, and more resistant than conventional comparators.
従来の比較器に比べて、より経済的、より正確、より気密水密、より抵抗力があり、構成部品がより少ない比較器を提供する。 - 特許庁 - The output voltage Vout of a boost processor 20 is divided by resistors 41 and 42, and the divided output voltage Va is inputted into one of comparators 45.
昇圧処理部２０からの出力電圧Ｖout は、抵抗４１及び４２で分圧され、その分圧出力電圧Ｖａがコンパレータ４５の一方に入力される。 - 特許庁 - The N-line M-stage shift register circuit 101 and the comparators 103 are operated in synchronization with a clock signal CK at several hundreds MHz.
前記Ｎ行並列配置Ｍ段のシフトレジスタ回路１０１と前記比較回路１０３とは、数百ＭＨｚのクロック信号ＣＫによって動作する。 - 特許庁 - Moreover, comparators 34 and 35 respectively compare the measured value x with a call acceptance threshold xA in a service A or a call acceptance threshold xB in a service B.
さらに、比較器３４、３５において、測定値ｘと、サービスＡでの呼受付閾値ｘ_AまたはサービスＢでの呼受付閾値ｘ_Bとをそれぞれ比較する。 - 特許庁 - I/F (interface output) parts 171 and 174 let a CPU output the discrimination signal output by the comparators 154-1 and 154-2 as an output signal.
Ｉ／Ｆ出力部１７１，１７４は、比較器１５４−１，１５４−２により出力される弁別信号をCPUに出力信号として出力させる。 - 特許庁 - To attain current consumption reduction and chip cost reduction depending on circuit scale reduction by reducing the number of comparators and eliminating the need of a logic circuit such as an EXOR circuit.
比較器の数を削減し、またＥＸＯＲ回路等の論理回路を不要にして、回路規模縮小による低消費電流化、チップコスト低減化を図る。 - 特許庁 - Comparators 32, 34 input an output signal of the magnetometric sensor 7, compare it with the reference value Ref, and output a comparison result as a pulse signal.
比較器３２、３４は、磁気センサ７の出力信号を入力し、基準値Ｒｅｆと比較して比較結果をパルス信号として出力する。 - 特許庁 - The controller 90 avoids simultaneous operation of two adjoining comparators when the analog-to-digital converter 10 is operated at a resolution lower than its maximum resolution.
最高分解能よりも低い分解能でアナログデジタル変換器１０を動作させる場合、制御器９０は、隣接する比較器同士を動作させない。 - 特許庁 - The bias current is supplied from bias current supply circuits B1 to B15 to comparators C1 to C15 in a parallel-type AD conversion circuit.
並列型ＡＤ変換回路におけるコンパレータＣ１乃至Ｃ１５にはバイアス電流供給回路Ｂ１乃至Ｂ１５からバイアス電流が供給される。 - 特許庁 - The AGC section 10 applies automatic gain control to the variable gain amplifier 11 on the basis of the difference supplied from the power comparators 17a, 17b.
ＡＧＣ部１０は、電力比較器１７ａ，１７ｂから供給される差分値に基づいて、可変利得アンプ１１の自動利得制御を行う。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
