「Comparators」を含む例文一覧(601)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12 13 次へ＞- The magnitude of a voltage value of a pilot signal line Lp is compared to that of a threshold voltage by hysteresis comparators 54, 64 through a voltage follower 50 and resistors 52, 53.
パイロット信号線Ｌｐの電圧値は、ボルテージフォロワ５０や抵抗体５２，５３を介してヒステリシスコンパレータ５４，６４によって、閾値電圧と大小比較される。 - 特許庁 - The quantizer 10 provided in an A/D converter compares an input signal with preset reference voltage in comparators 13-16.
Ａ／Ｄ変換器に設けられた量子化器１０は、比較器１３〜１６において入力信号と予め設定された基準電圧との比較を行う。 - 特許庁 - Comparators 16, 17 compare the voltage values with reference voltages 18, 19 corresponding to the difference of the bandwidth, and detects the next adjacent ch signal and the adjacent ch signal.
コンパレータ16，17は各電圧値を帯域幅の差に対応したリファレンス電圧18，19と比較して次隣接ch信号，隣接ch信号の存否を検出する。 - 特許庁 - A semiconductor integrated circuit comprises a digital phase-locked loop ADPLL including phase comparators 10, 11, a digital loop filter 12, a digital control oscillator 13 and a feedback frequency divider 14.
半導体集積回路は、位相比較器10、11、ディジタルループフィルタ12、ディジタル制御発振器13、フィードバック分周器14を含むディジタルフェーズロックドループADPLLを具備する。 - 特許庁 - In a selector 46, NOR judgment is done between the output of the first and the second comparators 45 and 44 and the output of reversed output.
セレクタ４６では、第１及び第２の比較部４５，４４の出力とこれらの出力の反転した出力との間でＮＯＲ判定が行われる。 - 特許庁 - The noise signal is used as an observation voltage Vobs, and inputted into each observation voltage input terminal of two comparators 28, 30 via a branch circuit 26.
このノイズ信号が観測電圧Ｖｏｂｓとなり，これが分岐回路２６を経て，二つの比較器２８，３０の観測電圧入力端子に入力される。 - 特許庁 - The received communication signal is demodulated digitally and given to a shift register 49, two comparators 50, 51 compare bit patterns to detect the synchronizing signals.
受信した通信信号をデジタル復調してシフトレジスタ４９に入力し、２つの比較器５０，５１によりビットパターンを比較して同期信号を検出する。 - 特許庁 - The voltage of output part of a current mirror 41 of the judgment circuit 4 and a reference voltage are compared in a first and a second comparators 45 and 44, respectively.
判定回路４のカレントミラー部４１の出力部の電圧と基準電圧とが第１及び第２の比較部４５，４４でそれぞれ比較される。 - 特許庁 - Comparators CP1 to 3 compare the temperature of hot water with the temperature of fresh air and the number of LEDs 7 to 9 turned on is increased as the temperature of the hot water rises.
そして、コンパレータＣＰ１〜３が温水の温度と外気の温度とを比較し、温水の温度が高いほど多くのＬＥＤ７〜９を点灯させる。 - 特許庁 - A plurality of differential pairs provided, respectively, on the input stage of the plurality of comparators CMP1-CMPn are arranged on a semiconductor substrate contiguously to each other.
複数のコンパレータＣＭＰ１〜ＣＭＰｎの入力段にそれぞれ設けられた複数の差動対を、半導体基板上に隣接して配置する。 - 特許庁 - The counter outputs a count value showing the sum of the plurality of analog pixel signals input into the plurality of comparators as the digital pixel signal.
前記カウンタは、前記複数のコンパレータに入力される複数のアナログ画素信号の和を表すカウント値を前記デジタル画素信号として出力する。 - 特許庁 - The relation of the magnitude between the differential input signal and the differential reference voltage, after the differential amplification has been compared in the comparators 12 and 13 of the comparing section 2.
比較部２の比較器１２および１３において、差動増幅後の差動入力信号と差動基準電圧との大小関係が比較される。 - 特許庁 - A scale signal and an origin signal are taken out from an analog signal detected by a magnetometric sensor by two kinds of comparators having large and small comparison levels.
そして、磁気センサが検出したアナログ信号から、大小の比較レベルをもつ２種類のコンパレータで、目盛り信号と、原点信号とを取り出す。 - 特許庁 - A D/A converter 37 converts the information on hysteresis band ΔV output from a controller 35 into an analog value, and outputs it to the comparators 32 and 34.
Ｄ／Ａ変換器３７は、コントローラ３５から出力されるヒステリシス幅ΔＶの情報をアナログ値に変換し、比較器３２、３４へ出力する。 - 特許庁 - The pulse is integrated by an integration circuit 21, and the voltage of the signal thereof is compared with the upper-limit and lower-limit voltages by comparators 25 and 26, and the results thereof are pulsed and outputted.
このパルスを積分回路２１で積分し、コンパレータ２５，２６でこの信号の電圧と上限，下限電圧とを比較しパルス化して出力する。 - 特許庁 - Comparators 38, 39 compare the detected voltage with reference voltage, and drive MOS-FETs 18, 19 when the detected voltage is higher than or equal to the reference voltage.
比較器３８、３９は検出電圧と基準電圧とを比較し、検出電圧が基準電圧以上の場合はＭＯＳ−ＦＥＴ１８、１９を駆動する。 - 特許庁 - A detection circuit for detecting first and second operation positions of an operator, is constituted with a variable resistance 2-1, half fixed resistances 2-4 and 2-5, and comparators 2-2 and 2-3.
可変抵抗2-1、半固定抵抗2-4,2-5およびコンパレータ2-2,2-3は、操作子の第１および第２の操作位置を検出する検出回路を構成する。 - 特許庁 - The outputs of these integral circuits 1 to 6 are connected to the negative side of comparators 25 to 30 and are compared with a reference voltage Vref connected to the positive side.
この積分回路１〜６の出力はコンパレータ２５〜３０のマイナス側に接続され、プラス側に接続した基準電圧Ｖｒｅｆと比較する。 - 特許庁 - Further, the respective comparators compare a reference voltage Vc with the ramp voltage and supply a compared result to the logical OR operation circuit 23 and the logical AND operation circuit 24.
更に、各コンパレータは、基準電圧Ｖｃとランプ電圧を比較し、比較結果を論理和演算回路２３及び論理積演算回路２４に供給する。 - 特許庁 - A control device (8') is used for the dynamic allocation of N references to N comparators of a quantizer in a sigma-delta type analog/digital converter (SD-ADC).
制御装置（８´）は、シグマデルタ型アナログ／デジタルコンバータでの量子化器のＮ個の各比較器へのＮ個の各リファレンスの動的割り当てに用いられる。 - 特許庁 - Signals serially output from the differential A/D converters 12, 14 and the comparators 13, 15 are subjected to multiplication processings in a multiplication-dedicated IC 22 in the driver 5.
差動Ａ／Ｄ変換器１２，１４及びコンパレータ１３，１５からシリアル出力される信号は、ドライバ５内の逓倍専用ＩＣ２２で逓倍処理される。 - 特許庁 - To provide a shorter test time and a reduction of a circuit area in a comparator test circuit and a semiconductor integrated circuit for testing a plurality of comparators.
複数のコンパレータをテスト対象とするコンパレータテスト回路及び半導体集積回路において、テスト時間の短縮と回路面積の縮小を提供する。 - 特許庁 - Switches SW1-SW8 are turned on when a signal indicating that the cell voltage is higher than the bypass operation voltage is output from the voltage comparators IC1-IC8.
スイッチＳＷ１〜ＳＷ８は、電圧比較器ＩＣ１〜ＩＣ８から、セル電圧が所定のバイパス作動電圧より高い旨の信号が出力されるとオンする。 - 特許庁 - Comparators U1, U2 judge the open/close state of the switches S1u, S1d by comparing the voltages (Vd, Vm, or Vu) with the threshold value V1r, V2r.
コンパレータＵ１，Ｕ２は、電圧（Ｖｄ，ＶｍまたはＶｕ）と閾値Ｖ１ｒ，Ｖ２ｒとを比較することによりスイッチＳ１ｕ，Ｓ１ｄの開閉状態を判定する。 - 特許庁 - A plurality of voltage comparators respectively compare a plurality of voltages obtained from the connection point of each resistive element of the resistance ladder with one reference voltage.
複数の電圧比較器により上記抵抗ラダーの各抵抗素子の接続点から得られる複数電圧と、１つの基準電圧とをそれぞれ比較する。 - 特許庁 - Comparators 15 and 16 compare a terminal voltage Vc of the capacitor C1 after charged with a first threshold voltage Vth1 and a second threshold voltage Vth2.
コンパレータ１５および１６は、充電後のコンデンサＣ１の端子電圧Ｖｃと第１のしきい値電圧Ｖth1および第２のしきい値電圧Ｖth2とを比較する。 - 特許庁 - Offset correction is performed respectively relative to observation curves acquired by the two comparators, and the curves are viewed by an operator, to thereby enable abnormality diagnosis.
二つの比較器で得られる観測曲線について，それぞれ，オフセット補正をしてから，それらの曲線をオペレータが眺めることで，異常診断ができる。 - 特許庁 - A determination circuit 17 detects a change of an inductance of the winding of the motor 1 based on levels of output signals Sa and Sb of the comparators 15 and 16.
判定回路１７は、コンパレータ１５、１６の出力信号Ｓａ、Ｓｂのレベルに基づいて、モータ１の巻線のインダクタンスの変化を検出する。 - 特許庁 - After the microcomputer 10 shifting to the sleep mode, comparators 22, 24 compare a current input voltage with the upper limit voltage value VH and the lower limit voltage value VL, respectively.
マイコン１０がスリープモードに移行した後、コンパレータ２２，２４は、現在の入力電圧と上限電圧値ＶＨ、下限電圧値ＶＬとをそれぞれ比較する。 - 特許庁 - An overcurrent-deciding circuit 212 outputs a signal VT which indicates overcurrent state, only when the outputs of both the comparators 210 and 211 are at 'H' level.
過電流判定回路２１２は両比較器２１０、２１１の出力が共に“Ｈ”レベルのときにのみ、過電流状態を示す信号Ｖ_T を出力する。 - 特許庁 - Phase comparators 10-1 to 10-N find the quantities of phase differences between clocks generated in the clock recovery circuit and input data.
クロックリカバリ回路内で生成した複数のクロック（wclk、ｓclk)と入力データdataとの間の位相のずれ量が、位相比較器１０_−１〜１０_−Ｎで求められる。 - 特許庁 - In addition, the data signal with high speed bit rate in the Gbps class can be handled by providing the phase comparators 500, 600 as the clock recovery circuit.
また、クロックリカバリ回路として、位相比較器５００、６００を備えることにより、Ｇｂｐｓ級の高速ビットレートのデータ信号を扱うことができるようになる。 - 特許庁 - Thus, the protocol identification apparatus can reduce many pattern comparators needed to collate the protocol data unit with packet protocol patterns largely.
このようにして、プロトコル識別装置は、プロトコルデータ単位とパケットプロトコルパターンとの照合に必要となる多数のパターン比較器を大きく低減することができる。 - 特許庁 - Voltages obtained by performing voltage conversions using the resistors for current output from respective detectors are compared with reference voltages input to respective comparators.
各コンパレータに入力される基準電圧と、各検波器から出力される電流が抵抗によって電圧変換された電圧とを比較する。 - 特許庁 - A phase difference detecting circuit is provided with a pair of comparators, a signal from the one vibration detecting sensor A is compared with a zero level in one comparator A.
位相差検出回路は、一対のコンパレータを備え、その一方のコンパレータＡは、一方の振動検出センサＡからの信号をゼロレベルと比較する。 - 特許庁 - A summing counter 305 of the number of address detection errors counts an address detection error signal, and gives it to each either input of comparators 306, 307.
アドレス検出エラー数計上カウンタ３０５はアドレス検出エラー信号をカウントし、比較器３０６，３０７のそれぞれの一方入力に与える。 - 特許庁 - Thereby, the influence of the difference in a through rate between the rise and the fall of the comparators 13, 14 is eliminated, and a sampling operation can be performed precisely at a rate which is twice that of interference fringes.
これにより、コンパレータの立上りと立下りとのスルーレートの差の影響がなくなり、正確に干渉縞の２倍のレートでサンプリングが行える。 - 特許庁 - The bar graph monitor display device comprises the microprocessor 11, comparators 13 (signal comparator) corresponding to the number of digits of the bar graph display unit, a reference voltage storage circuit 12 for storing and generating reference voltages for the respective comparators and setting a reference voltage of the microprocessor etc., and the bar graph display unit 13.
本発明のバーグラフモニタ表示装置は、マイクロプロセッサ１１と、バーグラフ表示器の桁数に応じたコンパレータ１３（信号比較器）と、各コンパレータ用の基準電圧を記憶・発生及びマイクロプロセッサ等の基準電圧を設定するための基準電圧記憶回路１２と、バーグラフ表示器１４から構成する。 - 特許庁 - The variable resistance 63 is connected with the integrated reference input terminal electrically parallel connected with the input side of each reference voltage side of comparators 61-1 to 61-8 and 62-1 to 62-8, the reference voltage of the comparators 61-1 to 61-8 and 62-1 to 62-8 are made adjustable.
前記各比較器６１−１〜６１−８及び６２−１〜６２−８の基準電圧入力側を電気的に並列接続した統合基準入力端に対して可変抵抗器６３を接続して、比較器６１−１〜６１−８及び６２−１〜６２−８の基準電圧を調整可能とする。 - 特許庁 - A circuit for generating a tracking error signal TE of a DPD (differential phase detection) circuit, that is, a circuit for generating the tracking error signal TE from each output signal of comparators 24 and 25 is formed by a digital circuit so as to generate a tracking error signal TE being a digital signal from each output signal being digital signals of the comparators 24 and 25.
ＤＰＤ回路のトラッキングエラー信号ＴＥを生成する回路、すなわちコンパレータ２４，２５の各出力信号からトラッキングエラー信号ＴＥを生成する回路をデジタル回路で形成し、コンパレータ２４，２５のデジタル信号である各出力信号からデジタル信号であるトラッキングエラー信号ＴＥを生成するようにした。 - 特許庁 - A ramp signal RAMP generated by a single ramp generator 31 is given in common to voltage comparators 21, 22 and voltage comparators 23, 24 in two drive pulse generating systems generating horizontal drive pulses HD1, HD2 respectively in a horizontal drive circuit that generates the horizontal drive pulses HD1, HD2.
水平ドライブパルスＨＤ１，ＨＤ２を発生する水平ドライブ回路において、水平ドライブパルスＨＤ１，ＨＤ２をそれぞれ生成する２系統のドライブパルス生成系の電圧比較器２１，２２と電圧比較器２３，２４に対し、単一のランプ発生器３１で発生したランプ信号ＲＡＭＰを共通に与えるようにする。 - 特許庁 - An SOUT which is a vibration amplitude of an SPZT 3, i.e., a piezoelectric device, is compared by comparators 6 and 7 having different thresholds, and the pulse widths of the output pulses of the respective comparators 6 and 7 are detected by pulse width detection means 10 and 11, respectively so as to obtain the vibration amplitude according to the detected pulse widths by using a conversion table.
圧電素子のＳＰＺＴ３の振動振幅である出力SOUTを閾値の異なるコンパレータ６、７で比較し、各コンパレータ６，７の出力パルスのパルス幅を夫々パルス幅検出手段10、11で検出し、変換テーブルを用いてこのパルス幅から検出した振動振幅を求めるようにした。 - 特許庁 - And operation signals S1a-S3a are generated by a decoder DCa depending on combination of output of the comparators OP1-OP3, and it is decided which capacitors are connected parallel.
そして、比較器ＯＰ１〜ＯＰ３の出力の組み合わせにより、デコーダＤＣａで動作信号Ｓ１ａ〜Ｓ３ａを発生し、どのコンデンサを並列接続させるかを決定する。 - 特許庁 - A driving circuit 100 for a stepping motor 200 has a D/A converter 120, a current controller 130 including comparators 131 and 132, and an abnormality detector 170.
ステッピングモータ２００の駆動回路１００は、Ｄ／Ａコンバータ１２０と、比較部１３１，１３２を含む電流制御部１３０と、異常検出部１７０とを備える。 - 特許庁 - The nonvolatile memory 18 stores the first and second reference voltages Vref1 and Vref2 of the first and second comparators measured by using a stabilized power supply 210.
不揮発性メモリ１８は、安定化電源２１０を利用して測定した第１および第２のコンパレータの第１および第２の基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を記憶する。 - 特許庁 - Comparators are allocated by the optical detecting elements; and an analog value is inputted to one input of a comparator and a ramp voltage is inputted to the other input.
また、比較器が光検知要素毎に割り当てられ、比較器には一方の入力へアナログ値が入力され且つ他方の入力にはランプ電圧が入力される。 - 特許庁 - In a part of the plurality of comparators 12, a reading signal line 3 is connected with the first input terminal 35 and the reference signal line 14 is connected with the second input terminal 36.
複数の比較器１２の一部には、第一入力端子３５に読出信号線３が接続され且つ第二入力端子３６に参照信号線１４が接続される。 - 特許庁 - The peak differences are received by comparators 32, 33, wherein the peak differences are compared with an upper limit threshold value from a LUT 34 and a lower limit threshold value from a register 35 to discriminate the regions.
そして、ピーク差が比較器３２、３３に入力されてＬＵＴ３４からの上限閾値及びレジスタ３５からの下限閾値と比較されて領域が判定される。 - 特許庁 - Comparators 14-17 level-compare a signal from a pixel 1 in a column direction amplified by a non-inverted amplifier comprised of an operational amplifier 12 or the like with comparative reference voltages V1-V4.
コンパレータ１４〜１７は、オペアンプ１２等からなる非反転増幅器で増幅された列方向の画素１からの信号と比較基準電圧Ｖ１〜Ｖ４とをレベル比較する。 - 特許庁 - Other differential amplifiers 20, 30, 40, and 50 are also provided with couples of comparators as well and the outputs of each comparator are a polyphase clock signal having 10 phases.
他の差動増幅器２０，３０，４０，５０に対しても同様に一対づつの比較器が設けられ、各比較器の出力は１０相の多相クロック信号になる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
