「Control Memory」を含む例文一覧(13720)
＜前へ 1 2 .... 197 198 199 200 201 202 203 204 205 .... 274 275 次へ＞- In this parallel computer system, a network control unit (PNU) 4, that a certain arithmetic processor 10 (11, 12 or 13) has, accesses the main storage device by operating an output port while adding memory configuration information, which is held by the PNU 4, to a PNU routing address, which is one part of memory access addresses, for determining the output port.
並列計算機システムにおいて、ある演算処理装置１０（１１、１２、１３）が持つ網制御装置（ＰＮＵ）４は、メモリアクセスアドレスの一部であり、出力ポートを決定するためのＰＮＵルーティングアドレスに、ＰＮＵ４が保持しているメモリ構成情報を付加して出力ポートを操作し、主記憶装置をアクセスする。 - 特許庁 - When it is determined that the memory size required for the data processing cannot be secured for the free space of the memory of the section 202, a control section 201 controls so that data processing after the current frame is stopped, and that the defining processing is performed for frames that precede the current frame, on the basis of an executed data processing result.
メモリ管理部２０２が当該データ処理に必要なメモリサイズをメモリの空き領域に確保できないと判定した場合、制御部２０１は、現フレーム以降のデータ処理を中断し、現フレームより過去のフレームに対して実行済みのデータ処理結果に基づいて確定処理を行うよう制御する。 - 特許庁 - In the wireless transmitter including a transmission power level control means, a memory stores current value information and transmission power level information to flow into a transmission power amplifier and at the time of re-adjustment, by comparing a current and transmission power of the transmission power amplifier with memory contents, propriety of adjustment is judged.
送信電力レベル制御手段を有する無線送信機において、送信電力増幅器に流入する電流値情報と送信電力レベル情報とをメモリに記憶しておき、再調整時に送信電力増幅器の電流と送信電力とを、メモリ内容と比較して、調整の良否を判断する。 - 特許庁 - Transmission timing of the image signal is to be adjusted by storing a photographed image into a frame memory 22 in every different frame based on a transmission condition (the number of time slots which are permitted to be transmitted) indicated by a transmission control signal (synchronous signal SY) to be received by a transmission reception unit 24 by the frame memory 22 which is transmission timing adjusting means.
伝送タイミング調整手段たるフレームメモリ２２により、送受信部２４で受信する伝送制御信号（同期信号ＳＹ）で指示された伝送条件（伝送許可されたタイムスロットの個数）に基づき、撮像画像を異なるフレーム毎にフレームメモリ２２に記憶することで映像信号の伝送タイミングが調整される。 - 特許庁 - To provide an image forming device and an exposure potential control method for avoiding an aging exposure causing the increase of start-up time, for example, after resetting when the device is started up and further having a restraining effect not only to the lowering phenomenon of VL by exposure memory but also to density fluctuation caused by the increase of the VL by the exposure memory.
装置立ち上げ時のリセット後のような立ち上げ時間の増加につながるエージング露光を廃止し、さらに、露光メモリによるＶＬの低下現象だけでなく、露光メモリによるＶＬの増加による濃度変動にも抑制効果を有する画像形成装置及び露光電位制御方法を提供する。 - 特許庁 - This apparatus is provided with a general-purpose memory 120 for storing a stream including encoded data and a parameter to be used in decoding the data; an H264 decoding section 111 for using the parameter to decode the data; and a control section 130 for controlling the decoding in the H264 decoding section 111 and the general-purpose memory 120.
符号化されたデータと前記データを復号化する際に使用するパラメータとが含まれたストリームを保持する汎用メモリ１２０と、前記パラメータを使用して前記データを復号化するＨ２６４復号化部１１１と、Ｈ２６４復号化部１１１での復号化および汎用メモリ１２０を制御する制御部１３０を設ける。 - 特許庁 - In processing an I picture when reproducing the compressed and preserved moving image data, if the data in which the I picture is decoded are stored in the memory MR, a control part 1 reads the decoded data from the memory MR as the data for reproduction, and gives the I picture to a decoding part 8 to be decoded when they are not stored.
制御部１は、圧縮保存された動画データの再生時にＩピクチャを処理する際に、このＩピクチャを復号化したデータがメモリＭＲに記憶されていれば、この復号化データをメモリＭＲから再生用として読み出し、記憶されていなければ、このＩピクチャを復号部８に与えて復号化させる。 - 特許庁 - The semiconductor integrated circuit for display control is provided with: a display memory 206 capable of storing display data in a storage region; a preliminary storage region disposed besides a regular storage region of storing the display data; and a redressing circuit 230b capable of redressing a defect by replacing a region containing the defect of the display memory into the preliminary storage region.
表示データを記憶領域に記憶可能な表示メモリ（２０６）と、上記表示データを記憶する正規の記憶領域以外に設けられた予備の記憶領域と、上記表示メモリの欠陥を含む領域を上記予備の記憶領域に置き換えることで欠陥救済を可能とする救済回路（２３０ｂ）とを設ける。 - 特許庁 - The present invention comprises an input part 12 for entering information, a memory part 16 for storing the information, an operation part 14 for operation using the information stored in the memory part 16, a display part 20, and a control part 18, and the printed wiring board 30 is selected by acquiring an index at the operation part 14.
本発明は、情報を入力する入力部１２、情報を記憶する記憶部１６、記憶部１６に記憶されている情報を用いて演算を行う演算部１４、表示部２０、及び制御部１８で構成され、演算部１４において指標を求めることで、プリント配線基板３０の選択を行っている。 - 特許庁 - The device for determining the optimum arrangement comprises a road map DB, an external storage device that is a magnetic disk wherein the previously prepared static label or the like is permanently saved and stored, a device for reading in external memory, a device for writing out memory externally, a main storage, a central processing unit to control other devices, and a map display device.
一方、最適配置の決定装置は、道路地図ＤＢ、事前準備静的ラベルなどが永続的に保存・格納されている磁気ディスクである外部記憶装置と、外部記憶読み込み装置と、外部記憶書き出し装置と、主記憶と、他の装置を制御する中央演算装置と、地図表示装置とから成る。 - 特許庁 - The in-house unit 4 is provided with: an in-house signal processing part 9 which performs prescribed processing to a signal including data; a nonvolatile in-house memory part 11 which stores program information executed by the in-house signal processing part 9; and an in-house control part 10 for controlling the in-house signal processing part 9 and the in-house memory part 11.
宅内装置４は、データを含む信号に対して所定の処理を行う宅内信号処理部９と、宅内信号処理部９で実行するプログラム情報を保存する不揮発性の宅内メモリ部１１と、宅内信号処理部９及び宅内メモリ部１１を制御する宅内制御部１０とを備えている。 - 特許庁 - When the number of memory requests stored in a passing buffer 1 for a load is 4 or smaller (word 04-Vbit 104 becomes "1") and the number of memory requests stored in a passing buffer 2 for store is 4 or smaller (word 04-Vbit 204 becomes "1"), a buffer priority control section 41 gives a common passing buffer 3 the issue priority of a request.
ロード用追い越しバッファ1に格納されるメモリリクエストの数が4以下となり(ワード04-Vビット104が“１”となり)、且つストア用追い越しバッファ2に格納されるメモリリクエストの数が4以下となると(ワード04-Vビット204が“１”となると)、バッファ優先制御部41は、共有追い越しバッファ3にリクエストの発行優先権を与える。 - 特許庁 - The video monitor side is provided with a camera selection input section 10, that designates the video signal displayed on a video monitor 11 and when the received video signal is a video signal selected by the camera selection input section 10, the video signal is written in a field memory 8 under the control of the MPU 9 and the video signal outputted from the memory 8 is displayed on the video monitor 11.
映像モニタ１１に表示する映像信号を指定するカメラ選択入力部１０を設け、受信した映像信号が、カメラ選択入力部１０で選択した映像信号のときには、ＭＰＵ９の制御でこれをフィールドメモリ８に書き込み、その出力を映像モニタ１１に表示する。 - 特許庁 - By a controller 1, the control for counting the number of times of the write to a target address area 7 for which it is considered that the number of times of the write is highest among the entire address areas of a volatile memory 3, storing the counted value in the counted value storage area 8 of the nonvolatile memory 4 and displaying the counted value at a display device 5, is performed.
制御装置１により、揮発性メモリ３の全アドレス領域の内、書き込み回数が最も多いと考えられるターゲットアドレス領域７への書き込み回数をカウントし、カウントしたカウント値を不揮発性メモリ４のカウント値格納領域８に格納し、カウント値を表示装置５に表示する制御を行う。 - 特許庁 - This video camera is equipped with an image memory 7, a memory control arithmetic circuit 8, and a CCD driving circuit 11 to which a stroboscopic light emission signal is inputted in addition to a lens 1, a two-line mixed read type CCD 2 which uses a complementary color type color filter, 1st and 2nd signal processing circuits 3 and 6, and a synchronizing signal generating circuit 4.
このビデオカメラは、レンズ１、補色型カラーフィルタを用いた２ライン混合読み出し方式のＣＣＤ２、第１、第２の信号処理回路３、６、同期信号発生回路４とともに、画像メモリ７、メモリ制御演算回路８、及びストロボ発光信号１０が入力されるＣＣＤ駆動回路１１を備えている。 - 特許庁 - the file server is accessed by the network and the web browser, the target is selected out of a plurality of fail bit maps stored in the file server using the display control file and taken in the memory, defect analyzed result of the memory chip is displayed on the display device.
上記ネットワークとｗｅｂブラウザにより上記ファイルサーバにアクセスし、上記ファイルサーバに格納されている複数のフェイルビットマップの中から目的のものを上記表示制御ファイルを用いて選択して上記メモリに取り込んで、上記メモリチップの不良解析結果を上記ディスプレイ装置に表示させる。 - 特許庁 - Further, this refresh control circuit 31 generates a refresh address to supply to the memory macro 1c of the maximum capacity, and also has a refresh address generator to supply the higher bits of the refresh address to other memory macros 1a having smaller capacities as the refresh address.
さらに、リフレッシュ制御回路３１は、最も大きな容量のメモリマクロ１ｃに対するリフレッシュアドレスを生成してメモリマクロ１ｃに対して供給するとともに、リフレッシュアドレスのうち上位の所定ビットを、容量規模の小さい他のメモリマクロ１ａ等に対するリフレッシュアドレスとして供給するリフレッシュアドレス生成回路を備える。 - 特許庁 - A driving circuit integrated type active matrix display device is equipped with a display panel, a controller IC 102 having a display memory 111, an output buffer 12 reading data out of the display memory and outputting them to a display panel part, and a controller 113 communicating with a host device and performing control.
駆動回路一体型のアクティブマトリクス型表示装置において、表示パネル部の外に、表示メモリ１１１と、表示メモリからデータを読み出し表示パネル部へ出力する出力バッファ１１２と、上位装置との通信並びに制御を司るコントローラ１１３と、を有するコントローラＩＣ１０２を備える。 - 特許庁 - The semiconductor integrated circuit device is equipped with: an internal power supply generating circuit; a semiconductor memory; a storage circuit 33 for recording the defective information of the semiconductor memory; and a control circuit 39 constituted so as to stop internal power generated from the internal power supply generating circuit when the defective information is read out.
半導体集積回路装置は、内部電源発生回路と、半導体メモリと、前記半導体メモリの不良情報を記録する記憶回路３３と、前記不良情報が読み出された場合に、前記内部電源発生回路から発生する内部電源を停止するように構成された制御回路３９とを具備する。 - 特許庁 - This data communication equipment between the radio device and electronic device is composed of a control part which can be connected to the general interface of the extension memory slot of the electronic device, a short-distance radio data communication unit and an antenna for data communication, and a memory for storing the transmitted data.
また、本発明の無線装置と電子装置との間のデータ通信用の通信装置は、データ通信装置の動作を制御するために、電子装置の拡張メモリ・スロットの汎用インタフェースに接続可能な制御部と、短距離無線データ通信ユニットとデータ通信用のアンテナと、伝送されたデータを記憶するためのメモリからなる。 - 特許庁 - To easily back up data in a memory card, to confirm a person saving information transferred from a portable telephone set without fail by a control circuit in a charger 200 at the time of taking out the memory card and restoring data in a portable telephone set and to prevent leakage of information to a third person.
手軽にデータのバックアップができ、そのメモリカードの取り出し及びデータの携帯電話機へのリストアの際には必ず保存した本人確認を、携帯電話機側から転送される情報を充電器２００内の制御回路で確認して、第三者への情報漏れを防ぐことを可能とすることも課題とする。 - 特許庁 - The memory controller 200 includes a rectangular area specification register 210 for specifying a rectangular area in a display area, an address generation circuit 220 for generating an address of a memory corresponding to the position of each pixel in the rectangular area, a color specification register 230 for specifying specific pixel data, and a bit block transfer control register 240.
メモリコントローラ２００は、表示領域内に矩形領域を指定するための矩形領域指定レジスタ２１０と、矩形領域内の各画素の位置に対応するメモリのアドレスを生成するアドレス生成回路２２０と、指定画素データが指定される色指定レジスタ２３０と、ビットブロック転送制御レジスタ２４０とを含む。 - 特許庁 - A font expansion memory composites a first original image ready by an image reader and an image representing the post-processing corresponding to the post-processing set by a user interface control section (100-106), a hard disk memory stores the composited image and an image is formed to generated a print (108, 110).
画像読取装置によって読み取られた１枚目の原稿画像と、ユーザインタフェース制御部で設定された後処理に対応する後処理を表す画像とをフォント展開メモリで合成し（１００〜１０６）、ハードディスクメモリに合成画像を記憶すると共に、画像形成を行ってプリントを作成する（１０８、１１０）。 - 特許庁 - The drive selector includes a plurality of icons corresponding to respective drives (memory cards M1 to M4) and when a user selects a desired icon out of those icons, the control unit 20 displays a list of image data stored in the corresponding memory card to prompt the user to select image data to be displayed fully on the screen from the list.
ドライブセレクタには、各ドライブ（メモリカードＭ１〜Ｍ４）に対応する複数のアイコンが含まれており、ユーザが、これらのアイコンの中から所望のアイコンを選択すると、制御部２０は、対応するメモリカードに記憶されている画像データの一覧を表示して、全面表示すべき画像データを一覧の中から選択させる。 - 特許庁 - A cash processor for deciding the authentication or kind of the cash, which is fed into the main body of a cash processor, by using the deciding data stored in a memory is provided with a rewriting control means for rewriting the deciding data to be stored in the memory from the outside of the main body of the cash processor.
金銭処理装置の本体に投入された金銭をメモリに記憶されている判定用データを用いてその金銭の真偽又は種別を判定する金銭処理装置において、前記メモリに記憶される判定用データを前記金銭処理装置の本体外から書換える書替制御手段を設ける。 - 特許庁 - This disk player is provided with an auxiliary memory 3 for storing a reproduced signal obtained when a pickup 2 moves in the radial direction of a disk at the first playing, and a control circuit 1 for instructing the pickup to read the reproduced signal from the auxiliary memory 3 at the second and succeeding playing.
ディスク再生装置内には、オートリピート状態に設定された際に、１回目の再生時にピックアップ2がディスク半径方向に移動して得た再生信号を格納する補助メモリ3と、２回目以降の再生時に該補助メモリ3から再生信号を読み出すように命令する制御回路1が設けられている。 - 特許庁 - This displaying device has a molding data memory 11 for storing molding data, an inputting unit 14 for inputting instructions from an operator, a program memory 13 which stores a program for a screen display, and a display control unit 12 which individually displays a plurality of kinds of display screens on a display apparatus 15 based on the program.
本表示装置は、成形データを記憶するための成形データメモリ１１と、オペレータからの指示を入力するための入力部１４と、画面表示用のプログラムを記憶したプログラムメモリ１３と、前記プログラムに基づいて表示器１５に複数種類の表示画面を個別に表示させるための表示制御部１２とを有する。 - 特許庁 - When a command for cancellation is issued after a command for that is issued, the channel controller 101 writes it to a 1st interruption flag register 111 by DMA(direct memory access) control not through an FIFO memory 28 differently from ordinary commands and sends it to a 2nd interruption flag register 112 to set a flag ON.
そのためのコマンドを発した後に取り消しのコマンドを発すると、チャネル制御装置１０１は通常のコマンドと異なりＦＩＦＯメモリ２８を介することなくこれを第１の中断フラグレジスタ１１１にＤＭＡ制御で書き込み、第２の中断フラグレジスタ１１２に伝達してフラグをオンにする。 - 特許庁 - By the operation of the memorizing operation means, the reel control portion 30 memorizes a corrected line length ALD related to the line length displayed on the display portion 5 in the memory 43, and corrects the line length measured with the line length-measuring means by the subsequent operation of the correction operation means on the basis of the corrected line length memorized in the memory 43.
記憶操作手段の操作により、リール制御部３０は、表示部５に表示された糸長に関連する補正糸長ＡＬＤを記憶部４３に記憶し、その後の補正操作手段の操作により糸長計測手段により計測された糸長を、記憶部４３に記憶された補正糸長に基づいて補正する。 - 特許庁 - The storage device 3 includes an input/output part 12 to be connected to an electronic apparatus 2, a memory 14 for storing data, a control part 31 for accessing the memory 14 based on an instruction inputted from the electronic apparatus 2 to the input/output part 12, and a communication part 13 for communicating with another external apparatus 4 different from the electronic apparatus 2.
記憶装置３は、電子機器２に接続される入出力部１２と、データを記憶するメモリ１４と、電子機器２から入出力部１２へ入力される指示に基づいて、メモリ１４にアクセスする制御部３１と、電子機器２とは別の外部機器４との間で通信する通信部１３とを有する。 - 特許庁 - In a control unit for a photoelectric sensor, received light amount data input from a light receiver or measurement data acquired by measurement processing is stored on a memory, and sampling processing for reading at predetermined intervals data stored on the memory as sampling data is performed, while restricting a period which is to be an object for the reading.
光電センサの制御部において、受光部より入力された受光量データまたは計測処理により得た計測データをメモリに蓄積すると共に、メモリに格納されたデータをサンプリングデータとして一定の間隔で読み出すサンプリング処理を、読み出しの対象となる期間を限定して実行する。 - 特許庁 - Then, if the variation amount exceeds the threshold value, the control unit determines that the white shading level has irregularly varied, references the black shading level in a black shading memory 105, corrects the black shading level of the pixel of interest to increase the level in proportion to the variation amount, and updates the black shading level in the black shading memory 105.
そして、その変動量が閾値を超えていれば、白シェーディングレベルが異常に変動したと判定し、黒シェーディングメモリ１０５内の黒シェーディングレベルを参照して、その注目画素の黒シェーディングレベルをその変動量に比例させて高く補正し、黒シェーディングメモリ１０５内のその黒シェーディングレベルを更新する。 - 特許庁 - The process management apparatus 10 includes a state obtaining part 11 for acquiring state information indicating states of a process in performing such as using time, memory use amount and memory occupation ratio of the process in performing from the OS 6, a log obtaining part 12 for recording the history of the state information as log information, and a control part 13.
プロセス管理装置１０は、実行中のプロセスの使用時間、メモリ使用量やメモリ占有率など、実行中のプロセスの状態を示す状態情報をＯＳ６から取得する状態取得部１１と、状態情報の履歴をログ情報として記録するログ取得部１２と、制御部１３とを有する。 - 特許庁 - The control circuit 15 puts drain selection transistors SDTr (unsel) and SDTr (unselMB) connected to non-selected memory strings MS (unselO1) and MS (unselO2), in a conductive state, and also puts source selection transistors SSTr (unsel) and SSTr (unselMB) connected to the non-selected memory strings MS (unselO1) and MS (unselO2), in a non-conductive state.
制御回路１５は、非選択メモリストリングＭＳ（ｕｎｓｅｌＯ１）、ＭＳ（ｕｎｓｅｌＯ２）に接続されたドレイン選択トランジスタＳＤＴｒ（ｕｎｓｅｌ）、ＳＤＴｒ（ｕｎｓｅｌＭＢ）を導通状態とし、、非選択メモリストリングＭＳ（ｕｎｓｅｌＯ１）、ＭＳ（ｕｎｓｅｌＯ２）に接続されたソース選択トランジスタＳＳＴｒ（ｕｎｓｅｌ）、ＳＳＴｒ（ｕｎｓｅｌＭＢ）を非導通状態とする。 - 特許庁 - When receiving a write demand from the host side, the control section 191 checks whether data to be updated with this writing is stored in the nonvolatile semiconductor memory 194, and if stored, writes data in the storage section 196 and invalidates the data to be updated within the nonvolatile semiconductor memory 194.
また、ホスト側からライト要求を受けると、制御部１９１は、この書き込みに伴って更新すべきデータが半導体不揮発性メモリ１９４に格納されていないかを調べ、格納されていれば、記憶部１９６へのデータ書き込みと共に、その更新対象データを半導体不揮発性メモリ１９４内において無効化する。 - 特許庁 - This apparatus is provided with a nonvolatile memory 2 having a plurality of sectors 21 to 2n and performing electrically rewriting with a sectors 21 to 2n unit, a head address storing means 32 storing a head address for accessing the nonvolatile memory 2 for each sector, the rewriting frequency storing means 31 storing the rewriting frequency of data for each sector, and a control means 1.
複数のセクタ２１〜２ｎを有し、セクタ２１〜２ｎ単位で電気的に書き替えを行う不揮発メモリ２と、不揮発メモリ２にアクセスする場合の先頭アドレスをセクタ毎に記憶する先頭アドレス記憶手段３２と、セクタ毎のデータ書き替え回数を記憶する書き替え回数記憶手段３１と、制御手段１とを備える。 - 特許庁 - The image reader is provided with the image memory 5 for temporarily storing read image data, a power source operating part 8a, and a save control means 1 for saving image data stored in the image memory 5 in predetermined data saving devices 7, 21, 22 and 23 before turning off the power when the power source operating part 8a performs a power source off operation.
読み取った画像データを一時的に記憶する画像メモリ５と、電源操作部８ａと、電源操作部８ａで電源オフ操作がされたときに、電源オフする前に、画像メモリ５に記憶された画像データを所定のデータ退避装置７、２１、２２、２３に退避する退避制御手段１とを備えている - 特許庁 - Picture data read from a scanner 1 or received by facsimile is temporarily stored in a picture memory 6 and even after outputting the picture data from a plotter 2 or transmitting it by facsimile, a part of the image data is selectively held in accordance with holding conditions (an opposed party, an operation mode, a storing time, etc.), registered in a control data memory in advance.
スキャナ１から読み込み、あるいはファクシミリ受信した画像データを画像メモリ６に一旦蓄積し、その画像データをプロッタ２から出力したり、ファクシミリ送信した後も、予め制御データメモリ３に登録した保持条件（相手先、動作モード、蓄積時間、等）に従い、一部の画像データを選択的に保持する。 - 特許庁 - A facsimile machine 1 selects a card device 20 based on a chip select state held by a backup register part 12 the battery of which is backed up in a facsimile control LSI 2 after reset and rewrites the system program in a flash memory 7 by a system program in the card device 20 in rewrite of the system program in the flash memory 7.
ファクシミリ装置１は、フラッシュメモリ７内のシステムプログラムの書き替えに際して、リセット後のファクシミリ制御ＬＳＩ２内のバッテリバックアップされたバックアップレジスタ部１２の保持するチップセレクト状態に基づいて、カードデバイス２０を選択して、カードデバイス２０内のシステムプログラムでフラッシュメモリ７内のシステムプログラムを書き替えている。 - 特許庁 - A display control part of the display device, when the display indication of an image of next page is input by an operation part, performs erasure processing of erasing an image displayed on a memory display and, thereafter, performs the write processing for writing the image of the next page to rewrite the image displayed on the memory display.
表示装置の表示体制御部は、操作部によって次ページの画像の表示指示が入力されると、記憶性表示体に表示されている画像を消去する消去処理を行った後、次ページの画像を書き込む書込処理を行って、記憶性表示体に表示されている画像を書き換える。 - 特許庁 - This semiconductor integrated circuit incorporates a test circuit testing operation of a non-volatile memory, while the device has an output terminal outputting a test result and an operation terminal indicating operation control of the test circuit, and the device can indicate the number of write-in of the non-volatile memory, a write region, and write data from the operation terminal.
不揮発性メモリの動作を試験する試験回路を内蔵すると共に、試験結果を出力する出力端子と、試験回路の動作制御を指示する操作端子を有し、その操作端子から不揮発性メモリの書き込み回数、買い込み領域及び書き込みデータを指示できる半導体集積回路を提供する。 - 特許庁 - This image forming apparatus detects the residual amount of a developer in a developing container by a developer residual amount detecting means and stores it in a nonvolatile memory, and performs control of changing a developing bias applied to a developing roller when the detected residual amount of the developer increases from the developer residual amount stored in the memory.
現像容器内の現像剤の残量を現像剤残量検知手段で検知して不揮発性のメモリに記憶していき、検知された現像剤残量が、メモリに記憶されている現像剤残量よりも増加した場合に、現像ローラに印加される現像バイアスを変更する制御を行う画像形成装置。 - 特許庁 - This device is provided with the device body 10; a heat sensor 11 for detecting radiation energy intensity in the infrared region; a memory part 14 for storing correction information; and a control part 12 for transferring to a setting mode, according to the detection results from the heat sensor 11, and making the memory part 14 store the correction information.
装置本体１０と；赤外域の輻射エネルギ強度を検出する熱センサ１１と；キャリブレーション情報を記憶するための記憶部１４と；前記熱センサ１１の検出結果に応じて設定モードに移行して、前記キャリブレーション情報を前記記憶部１４に記憶させる制御部１２と；を具備したことを特徴とする。 - 特許庁 - The fuse-free non-volatile memory system includes a switch constituted to be electrically turned on or off according to the fuse information stored in a memory cell array and an internal control circuit executing the same operation as that when the fuse is connected or cut off by the on or off of the above switch.
本発明によるヒューズフリー不揮発性メモリ装置はメモリセルアレイに貯蔵されたヒューズ情報に応じて電気的にオンまたはオフされるように構成されたスイッチ、および前記スイッチのオンまたはオフによってヒューズを連結または切断する時と同一の動作を実行する内部調節回路を含む。 - 特許庁 - The transfer speed setting part calculates a lower setting value in response to an increase of the use amount of the resources of the nonvolatile memory, and the resource management part organizes the resources of the nonvolatile memory using latency time raised when the transfer control part transfers the write data with the setting value of the transfer speed.
前記転送速度設定部は、前記不揮発性メモリのリソースの使用量が増加するほど低い設定値を算出し、前記リソース管理部は、前記転送制御部が前記転送速度の設定値で前記書き込みデータを転送することにより生じた待ち時間を利用して前記不揮発性メモリのリソースを整理する。 - 特許庁 - A memory read circuit is provided with a data-bus buffer control circuit controlling a data bus buffer 2 so that variation of a signal on a data bus 7 is prevented depending on an operation clock and the contents of a register until a sense amplifier 1 outputs the same value as a value of a memory cell and it is decided to either of a High level or a Low level.
センスアンプ１の出力がメモリセルの値と同じ値を出力し、ＨｉｇｈレベルまたはＬｏｗレベルどちらかに確定するまでの間、動作クロックやレジスタ内容により、データバス７上の信号の変化をなくすようにデータバスバッファ２を制御するデータバスバッファ制御回路を備える。 - 特許庁 - The electronic device is equipped with a first memory (14) which stores parameters showing conditions regarding the illegal use of the device and a control part which makes a second memory (15) store image information obtained by an imaging unit picking up an image of the user of the device when the conditions indicated by the parameters are met.
電子装置において、少なくとも当該装置の不正使用に関する条件を示すパラメータを格納した第１のメモリ(14)と、前記パラメータで示される条件が成立した場合に、当該装置の使用者を撮像した撮像装置による画像情報を第２のメモリ(15)に格納する制御部とを備えた。 - 特許庁 - A game control device is equipped with a memory means which can store the untreated counts of variable display game based on the establishment of a prescribed starting and a reach (li-zhi) rate variable means to vary the generation rate the reach (li-zhi) variable display game based on the untreated counts of variable display games stored in a memory means.
遊技制御装置は、所定の始動条件の成立に基づき、可変表示遊技の未処理回数を記憶可能な記憶手段と、該記憶手段に記憶されている可変表示遊技の未処理回数に基づき、リーチ可変表示遊技の発生率を変化させるリーチ率変化手段とを備えている。 - 特許庁 - An access control circuit 130 controls read-out operation and write-in operation of data among the memory cell array, the register circuit, and the input/output port depending on a result of comparison for coincidence between a register storage address and an input address signal and whether write-in operation of data stored in a register for the memory cell array is finished or not.
アクセス制御回路１３０は、レジスタ格納アドレスと入力アドレス信号との一致比較結果およびレジスタ格納データのメモリセルアレイへの書込動作完了の有無に応じて、メモリセルアレイとレジスタ回路と入出力ポートとの間におけるデータの読出動作および書込動作を制御する。 - 特許庁 - Wave pattern processing data for making electric power that is predicted from the voltage entered descend to a target electric power is stored in the memory circuit 25, in advance, then the control circuit 26 reads out the wave pattern processing data, according to the measurement value on the input electric voltage from the memory circuit 25, and conduction timing of a triac 21 is controlled for electric power adjustment.
記憶回路２５に入力電圧より予測される電力を目標電力まで降下させるための波形処理データを予め記憶し、制御回路２６が入力電圧の測定値に応じた波形処理データを記憶回路２５から読み出し、電力調整用のトライアック２１の導通タイミングを制御する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
