「Control Memory」を含む例文一覧(13720)
＜前へ 1 2 .... 215 216 217 218 219 220 221 222 223 .... 274 275 次へ＞- After moving respective zoom lenses 14a to a wide end, a main body control part 60 stores two image data imaged by respective imaging units 12A and 12B in a frame memory 63, and a face detection part 60c detects a face from respective images.
各ズームレンズ１４ａをワイド端に移動させた後、本体制御部６０は、各撮像ユニット１２Ａ，１２Ｂによって撮像された２つの画像データをフレームメモリ６３に記憶させ、顔検出部６０ｃは、各画像から顔を検出する。 - 特許庁 - The apparatus of the present invention comprises an image processing system module for performing image data conversions and enhancements, a memory module for storing at least binary image data, an image output terminal module for outputting an image, and a control part module.
本発明の装置は、画像データの変換および増強を実行する画像処理システムモジュールと、少なくとも２値画像データを保存するメモリーモジュールと、画像を出力する画像出力端末モジュールと、制御部モジュールと、を備える。 - 特許庁 - When receiving the drop signal, the control circuit 29 records impact data including date information obtained from a calendar circuit 28 at this point, and output voltage information obtained from the decision circuit 26 time-sequentially into a memory 27.
制御回路２９は、落下信号を受け取ると、その時点のカレンダ回路２８から得られる日時情報と、判定回路２６から得られる出力電圧情報とを記載した衝撃データをメモリ２７に時系列的に記録していく。 - 特許庁 - In an emergency situation such as traffic accident or sudden illness occurs upon the crew of an automobile, a control circuit 17 cancels the inhibition of generation of an incoming tone to a memory 18 and sets a volume level of the incoming tone to a maximum.
自動車の乗員に交通事故、急病などの緊急事態が発生したとき、制御回路１７が、メモリ１８に対して着信音の発生の禁止を解除するとともに、着信音の音量レベルを最大に設定する。 - 特許庁 - This configuration enables a pixel-value correction process such as hole-filling interpolation or a blurring process to be executed through simple processing on hardware by outputting data in the order of raster scans without performing complex memory control.
本構成により、ラスタスキャン順にデータを順次、出力することで、複雑なメモリ制御を行うことなく、シンプルなハードウェア上の処理によって、穴埋め補間処理や、ぼかし処理などの画素値補正処理が実行可能となる。 - 特許庁 - Further, when the identification circuit 305 once stores information of a configuration memory number M132 and aborts the packet 330 to produce a free area by D bits in total in the packet buffer 306, when determining that the reconfiguration control packet 330 is the final packet.
また、最終パケットであると判断した場合、コンフィギュレーションメモリ番号Ｍ１３２の情報を一旦蓄積し、当該パケット３３０を破棄することにより、パケットバッファ３０６内に合計Ｄｂｉｔ分の空きを生成する。 - 特許庁 - To provide printing apparatus, program, and printing control method which can set a data editing function for received print data effective or ineffective without affecting the life of a non-volatile memory.
不揮発性メモリの寿命に対して影響を及ぼさずに、受信した印刷データに対するデータ編集機能を有効または無効に設定することができる印刷装置、プログラム、および印刷制御方法を提供することをその課題とする。 - 特許庁 - A multiplication circuit 13 outputs an NE multiplication signal at a specified interval in synchronism with the rotational speed of the engine, and a valve lift control circuit 12 continuously reads out the profile data in the memory in the order of addresses in synchronism with the NE multiplication signals.
逓倍回路１３は、エンジンの回転に同期して一定間隔でＮＥ逓倍信号を出力し、バルブリフト制御回路１２は、メモリ内のプロファイルデータをＮＥ逓倍信号に同期してアドレス順に連続的に読み出す。 - 特許庁 - The system microcomputer 130 controls the memory control 144 in response to this interruption signal to start reading data outputted from the buffer RAM 43 to read data other than the packet finally stored in the buffer RAM 143.
システムマイコン１３０は、この割り込み信号に応じて、メモリコントロール１４４を制御して、バッファＲＡＭ１４３からのデータ読み出しを開始するとともに、バッファＲＡＭ１４３に最後に蓄積されたパケット以外のデータを読み出す。 - 特許庁 - This circuit is provided with a clock supply package 102 for supplying a clock X, 104 for supplying a clock Y, a firmware 106, a hardware 108, selectors 110a-110d, a selector control part 112 and a memory 114.
クロックＸを供給するクロック供給パッケージ１０２と、クロックＹを供給する１０４と、ファームウェア１０６と、ハードウェア１０８と、セレクタ１１０ａ〜１１０ｄと、セレクタ制御部１１２と、メモリ１１４と、を含んで構成する。 - 特許庁 - Inside of the sealing section 3, three semiconductor chips (two memory chip 10A, 10A and one control chip 10B) being equipped with a metal leadframe LF_1 and a part of the leadframes LF_1 (lead 8) are sealed.
封止部３の内部には、金属製のリードフレームＬＦ_１と、このリードフレームＬＦ_１の一部（リード８）の上に搭載された３個の半導体チップ（２個のメモリチップ１０Ａ、１０Ａおよび１個のコントロールチップ１０Ｂ）が封止されている。 - 特許庁 - When the second rewritable signal FHVEI is active, the second voltage supply control part 20I supplies the high voltage generated by the internal power circuit (boosting circuit) 11 to a memory array 40I in a code area 10I.
第２の電圧供給制御部２０Ｉは、第２の書換可能信号ＦＨＶＥＩが活性化状態の場合に、内部電源回路（昇圧回路）１１で生成された高電圧をコード領域１０Ｉのメモリアレイ４０Ｉに供給する。 - 特許庁 - The display control part 1 is able to display a video picture and EPG display of a video input signal S1 on the basis of panel resolution information determined by a memory controller 5 and display position information of EPG.
表示制御部１は、映像入力信号Ｓ１を、メモリコントローラ５により決められたパネル解像度情報、ＥＰＧの表示位置情報に基づいて、ビデオ映像とＥＰＧ表示とを表示部に表示させることができる。 - 特許庁 - Furthermore, a memory 60 stores frequency setting data and voltage gradient data and the data are fed to a variable voltage generating circuit 10 and the frequency adjustment circuit 30 via a control circuit 50.
また、メモリ６０には周波数設定データと電圧傾斜データとが格納されており、これらのデータが制御回路５０を介して可変電圧発生回路１０と周波数調整回路３０に供給されるようになっている。 - 特許庁 - To provide a semiconductor memory inspection apparatus in which a test can be performed with the minimum specification value of an address cycle by preventing existence of an useless setting period in a test cycle without using a high speed control means by inexpensive and simple circuit constitution.
安価で簡単な回路構成により、高速な制御手段を用いずに、テストサイクル内に不要な設定期間の存在をなくし、アドレスサイクルの最小仕様値で試験可能な半導体メモリ検査装置を提供する。 - 特許庁 - A CPU 10 shifts the present time memorized in a present time data memory 12A as much as a prescribed time when the prescribed data which is the daylight saving time switching day comes, in an electronic cash resister disposed in a time-control toll parking device.
時間制の有料駐車場に配された電子式キャッシュレジスタにおいて、ＣＰＵ１０は、サマータイム切替日である所定の日時に至った際に現在時刻データメモリ１２Ａに記憶している現在時刻を所定時間ずらす。 - 特許庁 - To provide a method for manufacturing a split-gate type nonvolatile semiconductor memory device having a floating gate capable of forming a sidewall insulating film having a satisfactory height to prevent a silicide shortage at the sidewall of a control gate.
フローティングゲートを有するスプリットゲート型不揮発性半導体記憶装置において、コントロールゲートの側壁に、シリサイド・ショートを防止できるのに十分な高さの側壁絶縁膜を形成することができる製造方法を提供する。 - 特許庁 - The memory card 100 for use mounted to the host equipment 200 comprises a data control circuit 17 for transmitting and receiving data synchronously with the rising edge and falling edge of a clock signal CLK supplied from the host equipment 200.
ホスト機器２００に装着して使用されるメモリカード１００であって、ホスト機器２００から供給されるクロック信号ＣＬＫの立ち上がりエッジと立ち下がりエッジとに同期して、データを送受信するデータ制御回路１７を含む。 - 特許庁 - To provide a low cost inkjet recorder that can supply stable electric energy to an energy generating element without performing complicated calculation and control and can reduce a capacity of a memory for a table.
複雑な演算や制御を行うことなくエネルギー発生素子に対し安定した電気エネルギーの供給を行うことができ、かつテーブルの記憶容量を削減することができる低コストなインクジェット記録装置の提供を目的とする。 - 特許庁 - Under this control, a flash memory is enabled to connect to the CPU after completion of configuration of the FPGA, thereby enabling changing configuration data without stopping the operation of the system in the system equipped with this hardware.
この制御のもと、ＦＰＧＡのコンフィグレーション完了後にフラッシュメモリへのＣＰＵの接続を可能にすることで本ハードウェアを実装したシステムにおいてシステムの運用を停止させずにコンフィグレーションデータの更新を可能とする。 - 特許庁 - In a control section 18 where the dropped welding voltage is detected, the welding current for controlling the heat input quantity constant with respect to the welding voltage is read from the welding voltage-welding current map previously stored in a memory section 19.
また低下した溶接電圧を検出した制御部１８において、記憶部１９に予めメモリした溶接電圧−溶接電流マップから溶接電圧に対して入熱量を一定に制御する溶接電流を読み取る。 - 特許庁 - When a test is started, a control means 110 generates a timing signal for generating a test pattern signal according to set information and generates the address designation signal of the test pattern memory means 130 every cycle period.
試験が開始されると、制御手段１１０は、設定情報に従ってテストパターン信号を生成するタイミング信号を発生するとともに、サイクル周期毎にテストパターン記憶手段１３０のアドレス指定信号を発生する。 - 特許庁 - An inter-node interleave control part is provided in the distributed shared memory unit composing the system by the plurality nodes having one or more processors and main memories, and interleaves are carried out between the main memories of each node.
一以上のプロセッサと主記憶装置を有する複数個のノードでシステムを構成する分散共有メモリ装置に、ノード間インタリーブ制御部を備え、各ノードの主記憶装置間でインタリーブを行う分散共有メモリ装置とする。 - 特許庁 - The read protection is released only when detecting that a specified operation procedure is performed by a rewrite operation detection part 108 for detecting the operation procedure to a memory cell array 121 based on a control signal 811.
制御信号８１１に基づいてメモリセルアレイ１２１に対する動作手順を検知する書き換え動作検知部１０８において、規定された通りの動作手順が行われたことを検知した場合にのみ読み出しを禁止を解除する。 - 特許庁 - In the microcomputer 7, filter characteristics are determined using a frequency band table which is preliminarily stored in a memory 8 according to the current value to be input, and output to a DSP 9 as a band control signal to restrict frequency bands.
マイコン７では入力される電流値に応じて、あらかじめメモリ８に格納されている周波数帯域テーブルを用いて、フィルタ特性を決定し、帯域制御信号としてＤＳＰ９に出力し、周波数帯域を制限する。 - 特許庁 - Depressing second release transfers a main image from monitoring processing and a CCD/CMOS part 20 to an image processing part 25 by a shutter control and developed in a memory 26 to blur-process the region other than the focused object, thus acquiring a blur processing effect.
第２レリーズ押下でモニタリング処理から、シャッター制御によりＣＣＤ／ＣＭＯＳ部２０から主画像が画像処理部２５へ転送、メモリ部２６に展開され、合焦した被写体以外の領域をぼかし処理して効果を得る。 - 特許庁 - The control unit 31 executes component matching processing to verify the number of the components of the corresponding assembly unit with the number of the components of the functional unit in this verification sequence, and records the results in a verification result data memory 35.
制御部３１は、この突合せ順番で、対応する組立ユニットの部品の個数と機能ユニットの部品の個数とを突合せる部品の紐付け処理を実行して、その結果を突合せ結果データ記憶部３５に記録する。 - 特許庁 - The disk array device includes: a first disk; a second disk having a writing speed lower than that of the first disk; a control unit for controlling writing into each disk; and a cache memory for tentatively storing externally received data.
ディスクアレイ装置は、第１のディスクと、第１のディスクよりも書込み速度が低速な第２のディスクと、各ディスクの書き込みを制御する制御部と、外部から受信したデータが一時的に書き込まれるキャッシュメモリと、を備える構成である。 - 特許庁 - The operation display control part is configured to create preview image data of the corresponding page relevant to the designated page to be stored in an image memory when the preview image of the designated page is displayed on a display part.
本発明は、指定ページのプレビュー画像を前記表示部に表示させている時に、指定ページに関連する対応ページのプレビュー画像データを作成させて画像メモリに格納させることにより、上記課題を解消する。 - 特許庁 - The camera includes: a back display part 10 displaying information; a memory 37 storing different AF frame information for every posture of the camera; a system control circuit 39 controlling the respective parts of the camera; and a posture detection circuit 40 detecting posture of the camera.
カメラは、情報を表示する背面表示部１０、カメラの姿勢別に異なるＡＦフレーム情報を記憶するメモリ３７、カメラ各部を制御するシステム制御回路３９、カメラの姿勢を検知する姿勢検知回路４０を備える。 - 特許庁 - A control circuit is configured to apply a first voltage to a selected first wiring and apply a second voltage lower than the first voltage to a selected second wiring, so that a predetermined potential difference is applied to a selected memory cell.
制御回路は、選択メモリセルに所定の電位差を印加するため、選択された前記第１配線に第１の電圧を印加するとともに選択された前記第２配線に第１の電圧よりも小さい第２の電圧を印加する。 - 特許庁 - Operations of first and second memory control circuits 23 and 24 are controlled in response to the indication from the branch instruction decoder 27, and the operation of an operation circuit 21 is controlled in response to the indication from the operation instruction decoder 28.
分岐命令デコーダ２７からの指示に応答して第１メモリ制御回路２３及び第２メモリ制御回路２４の動作が制御され、演算命令デコーダ２８からの指示に応答して演算回路２１の動作が制御される。 - 特許庁 - The circuit for testing cores consisting of a control means 1, a decoding means 2 and a downloading means 3 and to transit states of elements to constitute a logical circuit and a memory circuit of the core 4, is mounted on an LSI as a peripheral logical circuit of the core 4.
制御手段１、デコード手段２、ダウンロード手段３から成り、コア４の論理回路およびメモリ回路を構成する素子の状態を遷移させるコアテスト回路をコア４の周辺論理回路としてＬＳＩに搭載する。 - 特許庁 - By a control circuit 14, a title inputted from the outside is stored in a 1st memory 17 as the title of a track at the input time point, when the input of the title is started during the data recording process executed by a recording/reproducing circuit 9.
制御回路１４は、記録／再生回路９がデータ記録処理を実行中に、タイトル入力を開始する場合に、外部から入力されるタイトルを、入力時点のトラックのタイトルとして第１のメモリ１７に格納する。 - 特許庁 - The display control part 16 obtains the counter voltage value corresponding to the temperature and the integrated vale of the liquid crystal display part 11 from the data table stored in the data storing memory and drives the liquid crystal display part 11 with the obtained counter voltage value.
液晶表示部１６は、液晶表示部１１の温度と積算値に対応する対向電圧値をデータ格納メモリが記憶しているデータテーブルから求めて、液晶表示部１１を求めた対向電圧値で駆動する。 - 特許庁 - The control part A6 reads voice data of a comparison word from a voice recognition data memory part storing the voice data of the comparison word to be compared with the voice data of the extracted word in advance and outputs the voice data to the identification part A7.
制御部Ａ６は、抽出された単語の音声データと比較される比較単語の音声データが予め記憶された音声認識データメモリ部から比較単語の音声データを読み出して識別部Ａ７に出力する。 - 特許庁 - Further, a control circuit 15 displays a transmitted small image, stores the small image in the memory 14, and displays the stored small image again to make power consumption less than that when the same small image is displayed each time it is transmitted.
また、制御回路１５が、送信された小画像を表示し、メモリ１４に記憶させ、記憶させた小画像を再び表示することで、同じ小画像を送信の度に表示する場合よりも消費電力を低くすることができる。 - 特許庁 - The information reproducing device calculates a likelihood difference between a maximum likelihood state transition column at each time when decoding the maximum likelihood and the 2nd maximum likelihood state transition column, and performs retry control of data storage operation to the shockproof memory on the basis of the likelihood difference.
最尤復号時における各時刻の最も確からしい状態遷移列と２番目に確からしい状態遷移列との尤度差を算出し、該尤度差に基づいてショックプルーフメモリへのデータ蓄積動作のリトライ制御を行う。 - 特許庁 - The soundness of the updating data written in the non-volatile memories 24, 25 is determined, and the updating data in a memory for updating which is determined normal is transferred to the RAM 26 for execution control and to start an elevator.
ここで、不揮発性メモリ２４，２５のそれぞれに書き込まれた更新用データの健全性を判断し、正常であると判断された更新処理用メモリ内の更新用データを実行制御用ＲＡＭ２６に転送してエレベータを起動する。 - 特許庁 - To obtain a delayed synchronization loop circuit for a semiconductor memory device in which an operating frequency region is largely extended and a difference of a jitter characteristic attended with an operating frequency is avoided, and to obtain the control method for the circuit.
動作周波数領域を大きく広げることができるとともに、動作周波数に伴うジッタ特性の差をなくすことができる半導体メモリ装置の遅延同期ループ回路及びそれに対する制御方法を提供すること。 - 特許庁 - The main control part 120 converts the size of an image as a display object so that the overall image of the display object read from the internal memory 121 so as to be displayed at the display 110 can fit in the display region 111c for user.
主制御部１２０は、内部メモリ１２１から読み出してディスプレイ１１０に表示しようとする表示対象の画像全体がユーザ用表示領域１１１ｃ内に入るように表示対象の画像をサイズ変換処理する。 - 特許庁 - When a power source of a television device 100 is turned on for the first time, a control part 150 reads an HDD serial number registered in an HDD 140, and it registers the serial number in a flash memory 160 in the television device 100.
制御部１５０は、テレビジョン装置１００の電源が初めて投入された場合、ＨＤＤ１４０内に登録されているＨＤＤシリアル番号を読出し、それを、テレビジョン装置１００内のフラッシュメモリ１６０に登録する。 - 特許庁 - The direct memory controller (DMA) controller 4 can continuously read out read units RU by successively supplying head addresses of the read unit RU to be read from an address management part 7 to an address designation control part 5.
ダイレクトメモリアクセス（ＤＭＡ）コントローラ４は、アドレス管理部７がアドレス指定制御部５に対して読出すべき読出し単位ＲＵの先頭アドレスを順次供給していくことで、読出し単位ＲＵを継続的に読出していくことができる。 - 特許庁 - A control part 54 adds and updates the number of times of actual striking stored in a memory 48 on the basis of the detected actual striking signal, and compares the updated accumulated number of times of actual striking with a predetermined reference number of times of maintenance.
制御部５４は、検出した実打信号に基づいてメモリ部４８に既に記憶されている実打回数を加算して更新し、更新後の累積実打回数と予め設定された基準メンテナンス回数とを比較する。 - 特許庁 - Further, the receiver is provided with a control circuit 21 for loading a program corresponding to the broadcasting system of broadcasting at the current position among the plural programs held in the storage means 22 to the memory 15 according to the discrimination result of the discriminating means 21 and 30.
判別手段２１、３０の判別結果にしたがって、記憶手段２２の保持する複数のプログラムのうち、現在位置における放送の放送方式に対応するプログラムをメモリ１５にロードする制御回路２１を設ける。 - 特許庁 - The steering device stores the data regarding abnormality generated in the steering system, the electric motor or the control device in a non-volatile memory means in which electric writing and deletion can be performed when the electric motor is not driven/controlled.
この舵取装置は、前記操舵系、電動モータ又は制御装置において生じた異常に係るデータを、前記電動モータを駆動制御していないときに、電気的書込み及び消去が可能な不揮発性記憶手段に記憶させる。 - 特許庁 - A control part 108 searches an unstable position on the line meeting the search condition from the memory 101, and determines whether or not the train reaches the unstable position based on the searched unstable position and the actual position.
制御部１０８は、検索条件に適合した線区上の不安定位置をメモリ１０１から検索し、その検索した不安定位置と現在位置とに基づいて、列車が不安定位置に到達したか否かを判断する。 - 特許庁 - This memory control IC 10 judges to which of the ROM 30 and RAM 40 an access is made on the basis of a system address received from a CPU 30, generates the address to access and outputs it to the shared address bus 50.
メモリ制御用ＩＣ１０は、ＣＰＵ２０から受け付けるシステムアドレスに基づいて、ＲＯＭ３０およびＲＡＭ４０のいずれにアクセスするかを判断し、アクセスすべきアドレスを生成して共通アドレスバス５０に出力する。 - 特許庁 - In order for the light module 100 to be operated independently in accordance with an order programmed beforehand, the light module 100 can be provided with a memory part to memorize an order to control the treatment unit 16.
ライト・モジュール１００が予めプログラムされた命令に従って独立方式で動作することを可能にするために、ライト・モジュール１００はまた、処理装置１６を制御するための命令を記憶するメモリー部を付与されていても良い。 - 特許庁 - A command reading instruction transmitting part 102 publishes to a memory access control section 20 a command reading instruction 105 which set a forwarding size and a storage address about each of the arranged context command set 111 and the object command set 121.
コマンド読取命令送信部１０２は、配置したコンテキスト・コマンドセット１１１及びオブジェクト・コマンドセット１２１それぞれについての転送サイズ及び格納先アドレスをセットしたコマンド読取命令１０５をメモリアクセス制御部２０に発行する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
