「Control Memory」を含む例文一覧(13720)
＜前へ 1 2 .... 221 222 223 224 225 226 227 228 229 .... 274 275 次へ＞- When receiving a read demand from the host side, a control section 191 stores data read from the storage section 196, in the nonvolatile semiconductor memory 194 while replacing the data to be cached in a most recently read sequence.
ホスト側からリード要求を受けると、制御部１９１は、記憶部１９６から読み出したデータを、最も最近読み出された順にキャッシュされるように入れ替えを行いながら半導体不揮発性メモリ１９４に格納する。 - 特許庁 - Then, a control part 15 sets the output of the contents based on the setting value stored in the memory 14 when the output of the contents to be supplied from the source device which is connected via the HDMI terminal 12 is started.
そして、制御部１５は、HDMI端子１２を介して接続されているソース機器から供給されるコンテンツの出力を開始する際に、メモリ１４に記憶されている設定値に基づいて、コンテンツの出力の設定を行う。 - 特許庁 - A display control section 108d adjusts the size of the photographed image, having the widest focal range among the images stored in the image memory 103f and transfers the resulting image to a VRAM 106d, which displays the image on EVF 106d.
表示制御部１０８ｄにより画像メモリ１０３ｆに記憶された画像のうち、最もピント範囲の広い撮影画像は画像サイズが調整されてＶＲＡＭ１０６ｄに転送され、ＥＶＦ１０６ｄに表示される。 - 特許庁 - When an input direction of an image is received through a remote control light signal receiving unit 43, the apparatus inputs an image signal forming a display image on a display unit 13 as digital data through a capture processing part 11, and records it in an exterior memory 50.
リモコン信号受光部４３を通じて画像の取り込み指示を受け付けた場合に、キャプチャー処理部１１を通じて、表示部１３に表示画像を形成する画像信号をデジタルデータとして取り込み、外部メモリ５０に記録する。 - 特許庁 - In a panel operational part 11 or an external operational device 30, either of a method for counting the number of sides or a method for counting the number of sheets is selected, and is sent to and stored in a nonvolatile memory 14 via a main control part 18.
パネル操作部１１あるいは外部操作機器３０において、面数カウント方法又は枚数カウント方法のいずれか一方が選択され、メイン制御部１８を介して不揮発メモリ１４へ送られて記憶される。 - 特許庁 - The clock CK2 synchronized to the analog video signal and a horizontal synchronizing signal HD2 are stored on memories 21 and 22 at timing of the clock CK3 and a read control circuit 24 controls the read of the memory 12 corresponding to the outputs of the memories 21 and 22.
アナログ映像信号に同期したクロックＣＫ２及び水平同期信号ＨＤ２はクロックＣＫ３タイミングでメモリ２１，２２に記憶し、読み出し制御回路２４は、メモリ２１，２２出力でメモリ１２の読出しを制御する。 - 特許庁 - This device body is provided with a transmission control means configured to perform facsimile transmission from the device body side by memory transmission when the device body side performs facsimile communication when an image determined to be a halftone is transmitted.
装置本体は、中間調と判別された画像の送信を行う際に、装置本体側がファクシミリ通信中であれば、メモリ送信によって装置本体側からファクシミリ送信する構成とされる送信制御手段を備えている。 - 特許庁 - In the handwritten character input system, input restriction information provided to character input to the onboard machine 100 is stored in a memory 210, and an interface control part 203 decides whether or not character input to a display part 220 satisfies restriction thereof.
車載機１００への文字入力に対して設けられた入力制約情報をメモリ２１０に記憶しておき、インターフェース制御部２０３は、表示部２２０への文字入力が上記制約を満たすか否かを判断する。 - 特許庁 - A CPU 51 limits the operation of a television reception part 20 and allows a mobile telephone wireless communication part 21 to operate, when the voltage of the battery 13 is less than a threshold (threshold for operation control) stored in a memory part 6.
ＣＰＵ５１は、電池１３の電圧が、メモリ部６に格納されているしきい値（動作制御用しきい値）未満の場合に、テレビ受像部２０の動作を制限し、かつ、携帯電話無線通信部２１の動作を許容する。 - 特許庁 - To provide the error detection control system of a nonvolatile memory for executing the overwrite processing without complicating the processing procedure or circuit configurations of error detection processing while securing the reliability and tamper resistance of data to some extents.
データの信頼性及び耐タンパー性をある程度確保しつつ、誤り検出処理の処理手順及び回路構成を複雑化することなく上書き処理の実行が可能な不揮発性メモリの誤り検出制御システムを提供する。 - 特許庁 - When a maker ID or a program ID is correspondent, the radio communication control section 12 then confirms stored contents in the buffer memory 16 and when any serial number is missed, retransmission is requested only for such a block.
そして、メーカＩＤやプログラムＩＤなどが該当する場合、前記無線通信制御部１２が、バッファメモリ１６の記憶内容を確認し、通し番号に欠番が生じている場合にはそのブロックだけ再送信を要求する。 - 特許庁 - When a large amount of system resources (a CPU use rate and a memory use amount) are consumed in the server device, a module in a load distribution apparatus performs the flow control and the reception rejection of the particular request.
上記課題は、サーバ装置でシステムリソース（ＣＰＵ使用率、メモリ使用量）を多量に消費していたときに、特定のリクエストの流量制御および受信拒否を負荷分散装置のモジュールが行うことにより解決する。 - 特許庁 - At the time of performing a focusing servo, the device adds a signal from the memory 8 and a signal from a DSP 6 by an adder 9 and performs a control so that a driver 4 drives an actuator 2 while outputting an actuator driving signal based on the added signal.
フォーカスサーボ時は、加算器９によってメモリ８からの信号とＤＳＰ６からの信号を加算し、ドライバ４はその信号に基づくアクチュエータ駆動信号を出力してアクチュエータを駆動するように制御する。 - 特許庁 - When a photographing unit 5 of the digital camera 3 is operated to perform photographing, a GPS calculation part 10 calculates position data of a current position, and a control part 7 photographed image data in association with the position data in a memory card 8.
デジタルカメラ３の撮影ユニット５を操作して撮影を行うと、ＧＰＳ算出部１０は、現在位置の位置データを算出し、制御部７は、撮影した画像データと位置データとを関連付けてメモリカード８に記憶する。 - 特許庁 - When the remaining capacity of the memory part is less than a predetermined capacity and it is determined in step S4 by the control part that CPI(Capability and Preference Information) information is not updated, in a step S5, the CPI information is updated and operation in the steps S1-S5 is continued.
メモリ部の残存容量が予め定めた容量を下回った場合、ステップＳ４で制御部がＣＰＩ情報が既に更新されていなければ、ステップＳ５でＣＰＩ情報を更新し、ステップＳ１〜Ｓ５の動作を継続する。 - 特許庁 - A control unit 10 of a slave device D1 stores connection information exchanged with a master device P through sub communication in a RAM 11 and stores the connection information in a nonvolatile memory 13 in response to a connection information storage flag.
従属デバイスＤ１の制御部１０は、副通信により主デバイスＰと交換したっ接続情報をＲＡＭ１１に記憶すると共に、接続情報保存フラグに応じて、当該接続情報を不揮発性メモリ１３に記憶する。 - 特許庁 - Alternatively, this game machine includes a prior notification means (a performance control device 300) that can execute a prior notification for suggesting information related to the setting of the display mode in the variable display game based on the prescribed operation-start memory which is not produced yet.
また、未だ発生していない所定の始動記憶に基づく変動表示ゲームにおける表示モードの設定に関連する情報を示唆する事前報知を実行可能な事前報知手段（演出制御装置３００）を有する。 - 特許庁 - The word/byte transformation processing part 151 reads, on the receipt of this control signal, the data and identifier in word unit from the internal buffer memory 122, performs word/byte transformation processing thereof, and then outputs the transformed byte data and identifier.
この制御信号を取得したワード／バイト変換処理部１５１は、内部バッファメモリ１２２よりデータおよび識別子をワード単位で読み出し、ワード／バイト変換処理を行った後、変換したバイトデータおよび識別子を出力する。 - 特許庁 - A control part 18 accesses an environment information database server 46 by driving a radio LAN circuit 42, and retrieves the environment information satisfying both address data and date data, and downloads temperature data and humidity data to an internal memory 34.
制御部１８は無線ＬＡＮ回路４２を駆動して環境情報データベースサーバ４６にアクセスし、住所データと日時データの両方を満たす環境情報を検索し、温度データ，湿度データを内部メモリ３４にダウンロードする。 - 特許庁 - The power supply control circuit supplies the first power supply voltage to the regular cell array and the second power supply voltage to the redundant cell array when the redundant cell array is not used during the normal operation for allowing access to the memory cell.
電源制御回路は、メモリセルのアクセスを許可する通常動作モード中に、冗長セルアレイが使用されないときに、レギュラーセルアレイに第１電源電圧を供給し、冗長セルアレイに第２電源電圧を供給する。 - 特許庁 - When the switches 72, 84 are turned on, macro position information previously stored in a memory 74 is read out by a CPU 50 and the master lens M is automatically set up to the macro position under the control of the CPU 50.
このマクロＯＮスイッチ７２、８４がオンされると、メモリー７４に予め記憶されたマクロ位置の情報がＣＰＵ５０によって読み出され、ＣＰＵ５０の制御によってそのマクロ位置にマスターレンズＭが自動的に設定される。 - 特許庁 - To provide a multiple buffer controlling method and a multiple buffer controller capable of minimizing frequent packet destruction, congestion control or the like in multiplexing a packet temporarily stored in a memory into a frame.
メモリに一時記憶されたパケットをフレームに多重化するに当たり、パケットの破棄や輻輳制御などが頻繁に行われるのを極力抑制することのできる多重バッファ制御方法及び多重バッファ制御装置を提供する。 - 特許庁 - These control signals BBL1, BBL2 are connected to the back gate electrodes of NMOS transistors which exist in memory cells M1-M22 connected to a pair of bit line selected by corresponding column selection signals.
これらの制御信号ＢＢＬ１、ＢＢＬ２は、対応する列選択信号により選択された一対のビット線に接続されたメモリセル内に存在するＮＭＯＳトランジスタ３０ｂ、３１ｂ、３２、３３のバックゲート電極に接続されるようにした。 - 特許庁 - Therefore discriminating information identifying whether the endoscope 11 of interest is the fluorescent light endoscope or the normal observing endoscope is input to a system control circuit 40 from the memory 13 of the endoscope 11 via the terminal.
故に、システムコントロール回路４０は、当該端子を通じて、内視鏡１１のメモリ１３から、当該内視鏡１１が蛍光観察内視鏡であるか通常観察内視鏡であるかを特定する識別情報を入力される。 - 特許庁 - In the nonvolatile storage system 100, a nonvolatile memory control part 214 can interrupt a collection process in response to a collection process stop signal output from a timeout monitoring part 213 to reliably prevent a timeout.
不揮発性記憶システム１００では、不揮発性メモリ制御部２１４が、タイムアウト監視部２１３から出力される集約処理停止信号に基づいて、集約処理を中断させ、タイムアウトの発生を確実に防止することができる。 - 特許庁 - The printer is mounted with a memory control circuit which can externally adjust timing when page hit determination processing (processing for determining whether or not an address needs to be reset to the DRAM) is performed.
印刷装置を、そのコントローラ上に、ページヒット判定処理（アドレスをＤＲＡＭに設定し直す必要があるか否かを判定する処理）を行うタイミングを，外部から調整可能なメモリ制御回路を実装されている装置として構成しておく。 - 特許庁 - To provide a semiconductor memory which can perform refresh operation without confliction between the device and external access while achieving low current consumption operation when refresh operation is performed separately from external access, and a refresh control method.
リフレッシュ動作を外部アクセスとは別に実行する際に、低消費電流動作を実現しながら外部アクセスとの間で矛盾なくリフレッシュ動作を行なうことができる半導体記憶装置及びリフレッシュ制御方法を提供すること - 特許庁 - A driving voltage of a prescribed waveform which is stored on a driving waveform memory is applied between the first electrode 11 and a second electrode 14 by a display control part and, thereby, the white color charged particles 22 are moved between the respective pixels.
第一電極１１と第二電極１４との間に、駆動波形メモリに記憶された所定波形の駆動電圧を表示制御部が印加することにより、白色帯電粒子２２を各画素の間で移動させてる。 - 特許庁 - A redundancy control circuit performs redundancy determination using the address signal from the address input circuit and outputs a redundancy determination result based on the redundancy determination signal indicating timing at which use of a redundancy memory cell is determined.
冗長制御回路は、アドレス入力回路からのアドレス信号を用いて冗長判定を行い、冗長メモリセルの使用を判定するタイミングを指示する冗長判定信号に基づいて冗長判定結果を出力する。 - 特許庁 - On the side of the information processor (tape steamer drive, library device, host computer or the like, by performing processing by acquiring the procedure information stored on the memory, control processing is executed corresponding to the contents of the procedure information.
そして、情報処理装置側（テープストリーマドライブ、ライブラリ装置、及びホストコンピュータなど）では、メモリに記憶された手続き情報を取得して処理を行うことで、その手続き情報の内容に応じた制御処理を実行するようにされる。 - 特許庁 - The control part 22 reads the photographing condition setting signal 101 of the first written photographing sequence 1 from the condition setting main memory 23 after finishing the writing processing, sets a photographing condition and waits for an exposure start of the photographing sequence 1.
この書き込み処理の終了後、条件設定メインメモリ２３から、最初に書き込んだ撮影シーケンス１の撮影条件設定信号１０１を読み出し、撮影条件を設定して、撮影シーケンス１の露光開始を待つ。 - 特許庁 - The control part performs focusing operation in the focus area shown by the focus area information stored in the memory when the release button is depressed again before the elapsed time measured by the timer exceeds predetermined information duration time.
制御部は、タイマにより計測されている経過時間が予め設定された情報継続時間を超える前にレリーズボタンが再度押下された場合、メモリに記憶されているフォーカスエリア情報が示すフォーカスエリアで合焦動作を実施する。 - 特許庁 - A mirror position control circuit 33 refers to a focus data memory 30 while monitoring the lens position signal and the mirror position signal, and automatically moves the aspherical mirror 5 to an optimum adjustment position corresponding to the lens position signal.
ミラー位置制御回路３３は、レンズ位置信号とミラー位置信号とを監視しながらフォーカスデータメモリ３０を参照し、レンズ位置信号に対応づけられた最適の調節位置に自動的に非球面ミラー５を移動させる。 - 特許庁 - To provide a measuring device, a control circuit, a program and a measuring method for analyzing data when the measuring device does not store a large volume of data and when access concentration occurs on a memory of a device to be measured.
測定装置が多量のデータを記憶することなく、測定対象装置が備えるメモリにアクセスが集中した場合のデータを解析することができる測定装置、制御回路、プログラム及び測定方法を提供する。 - 特許庁 - Next, when a card read command is received, on the basis of the antenna control information in the memory 27, whether the first antenna is operated or not is decided and in the case of setting to operate, a read command to a radio card 2 is outputted from the first antenna.
次にカードリードコマンドを受信すると、メモリ２７のアンテナ制御情報に基づき、１番目のアンテナが動作するか判定し、動作する設定の場合、１番目のアンテナから無線カード２に対するリードコマンドを出力する。 - 特許庁 - This timer control device 10 stores a timer count value designated from a CPU 11 into a memory 13, decreases or increases the timer count value at a prescribed period, and notifies the CPU 11 about a time-out when the timer count value becomes a prescribed value.
タイマ制御装置１０は、ＣＰＵ１１から指定されたタイマカウント値をメモリ１３に格納し、該タイマカウント値を一定周期で減少または増加させ、該タイマカウント値が所定値になった場合にタイムアウトをＣＰＵ１１へ通知する。 - 特許庁 - A phase monitoring section 6 monitors the write timing and read timing of a buffer memory 4 in a destuff section 2 and delivers a count to an apparatus control section 9 where a decision is made whether a slip trouble is occurring or not.
デスタッフ部２内のバッファメモリ４の書き込みタイミングと読み出しタイミングとを位相監視部６で監視し、カウント値を装置制御部９に送ることにより、装置制御部９では、スリップ障害が発生しているか否かが判断される。 - 特許庁 - A control gate portion (b) has a floating gate 7b which is formed in an N well layer 23 formed in a P-type semiconductor layer common to the memory cell portion (a) and capacity-coupled to the N well layer 23 via the gate oxide film 6b.
コントロールゲート部ｂは、メモリセル部ａと共通のＰ型の半導体層内に形成されるＮウェル層２３内に形成され、ゲート酸化膜６ｂを介してＮウェル層２３に容量結合されるフローティングゲート７ｂを備える。 - 特許庁 - It compares this counter value or the sequence number with the last correctly received sequence number, which it holds in a memory (300), and deduces whether there are any missing sequence numbers, and accordingly effects transmission power control.
それは、このカウンタ値又はシーケンス番号をメモリ（３００）内に保管している最後に正しく受信したシーケンス番号と対比し、欠落しているシーケンス番号があるかを推論し、これにより、送信電力制御に作用する。 - 特許庁 - When the operator confirms the displayed screen and pushes a transmission key at single time at an input part 4, so that a control part 5 acquires the individual numbers information of individual communications targets from a memory part 6 based on settled contents of the individual communications.
そして、操作者が、表示画面を確認して、入力部４によって発信キーを１回押すと、制御部５が、個別通信の設定内容に基づいて、メモル部６から個別通信相手の個別番号情報を取得する。 - 特許庁 - When the expansion processing is carried out and transfer of expanded image data by a prescribed number of data is finished, the output DMA 2d of a JPEG processing section 2 transmits an output DAM2d transfer end signal to a memory control section 9.
伸長処理がなされ所定データ数の伸長画像データの転送が完了すると、ＪＰＥＧ処理部２の出力ＤＭＡ２ｄからメモリ制御部９に出力ＤＭＡ２ｄ転送完了信号が送信される。 - 特許庁 - The object 110 is imaged by the electronic camera 105 interlocked with a multi-axis drive control mechanism 106, and the CAD data F of a three-dimensional pattern of the object 110 is stored in a memory medium 102 together with an imaging data E.
対象物品１１０は、多軸駆動制御機構１０６と連動する電子カメラ１０５により撮像され、対象物品１１０の３次元図形のＣＡＤデータＦは、撮像データＥとともにメモリ媒体１０２に格納される。 - 特許庁 - When a facsimile is received in a power saving mode (step S1, S2; Y), an FAX control section switches to substitute reception and the received data is stored in an HDD 7 after being decoded through an FAX transmission/reception image memory 11 (step S3).
省電力モード時にファクシミリ受信を行うと（ステップＳ１、Ｓ２でＹ）、ＦＡＸ制御部は代行受信に切り替えてＦＡＸ送受信画像メモリ１１を経由して復号後、ＨＤＤ装置７へ受信データを蓄積する（ステップＳ３）。 - 特許庁 - A video signal B1 of a slave picture from the terminal 2a is scaled by using a memory 11, etc., and becomes the signal of a timing corresponding to the fitting position of the master picture by a control signal D1 from a slave picture position controller 16.
入力端子２ａからの子画面の映像信号Ｂ_1は、メモリ１１などを用いて、スケーリングされ、かつ子画面位置制御装置１６からの制御信号Ｄ_1により、親画面での嵌込み位置に応じたタイミングの信号となる。 - 特許庁 - When a voltage of a battery 3 falls below a threshold while a commercial power supply is cut off and is having backup power feeding by the battery 3, a control unit 6 writes in a nonvolatile memory 12 data to indicate that the battery 3 has fallen the voltage.
商用電源が停電してバッテリ３によりバックアップ給電している時に、バッテリ３の電圧が閾値以下に低下した場合には、制御部６は、不揮発性メモリ１２に、バッテリ３が電圧低下したことを示すデータを書き込む。 - 特許庁 - When a destination address has a prefix 'iFAX-' before a user address, a communication control controller 21 stores header information into a RAM 23 and stores an image file into a large capacity memory 26 in cross-reference with the header information.
通信制御コントローラ２１は、宛名アドレスがユーザアドレスの前に「ｉＦＡＸ＿」が付加されたアドレスの場合には、ヘッダー情報をＲＡＭ２３に蓄積し、ヘッダー情報と関連付けて画像ファイルを大容量メモリ２６に蓄積する。 - 特許庁 - When a user segments a portion of the image based on a trimming range designated by the operation part 70, and records it in the memory 52, the system control part 50 determines whether to apply a rotation flag according to the direction of the segmented image.
システム制御部５０は、ユーザーが操作部７０で指定したトリミング範囲に基づき画像の一部を切り出してメモリ５２に記録する際に、切り出した画像の向きに応じて回転フラグを付与するかどうかを判断する。 - 特許庁 - A data eraser 225 at the start of the operation erases the historical data for the lower limit of voltage when such data are written to the memory 23, and a state control unit 223 puts the battery pack 1 into the enabled state.
データ消去部２２５は、稼働が開始される際、記憶部２３に下限電圧履歴データが書き込まれている場合は、下限電圧履歴データを消去し、状態制御部２２３は電池パック１を使用可能状態にする。 - 特許庁 - When white balancing is performed in response to an instruction input (control instruction) from a user accepted through an operation unit 121, white balancing is performed on the demosaic-processed three-primary-color data temporarily stored in the buffer memory 1043.
操作部１２１を通じて受け付けたユーザーからの指示入力（調整指示）に応じたホワイトバランス調整を行う場合には、バッファメモリ１０４３に一時記憶したデモザイク処理された３原色データに対してホワイトバランス調整を行う。 - 特許庁 - Also, the BUS control circuit 26 generates an address indicating a storage position at the time of storage in a general purpose memory for evaluation values calculated by respective arithmetic circuits 25_1-25_n and allocates the address to each evaluation value.
また、ＢＵＳ制御回路２６が、各演算回路２５_１〜２５_ｎによって算出された評価値に対して、汎用メモリに記憶するときの記憶位置を示すアドレスを生成し、当該アドレスを各評価値に対して割り当てる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
