「Control Memory」を含む例文一覧(13720)
＜前へ 1 2 .... 47 48 49 50 51 52 53 54 55 .... 274 275 次へ＞- The control device 200 includes: a holder position control part 210 which performs each control process based on each control program stored in advance in the memory ; a cassette position control part 220; a substrate extrusion control part 230; a substrate receiving control part 240; and a laminated substrate position control part 250.
制御装置２００は、予めメモリに格納された各制御プログラムに基づいて各制御処理を行なうホルダ位置制御部２１０と、カセット位置制御部２２０と、基板押出制御部２３０と、基板受取制御部２４０と、積層基板位置制御部２５０とを有する。 - 特許庁 - To provide a memory access control system which enables independent management constitution of a partition being a divided memory region generated inside a device.
デバイス内に生成した分割メモリ領域であるパーティションの独立した管理構成を可能としたメモリアクセス制御システムを提供する。 - 特許庁 - An LRM 200 checks whether a memory write request to the access object address of the local memory read request is accepted by coherency control parts 110/111 in a 'period from a memory read to the acceptance of a request for coherency control corresponding to the local memory read by the coherency control parts 110/111' and outputs a local memory read request re-issue instruction when the memory write request is present.
ＬＲＭ２００は、「ローカルメモリリードから当該ローカルメモリリードに対応するコヒーレンシ制御用リクエストがコヒーレンシ制御部１１０／１１１に受け付けられるまでの期間」の間に当該ローカルメモリリードリクエストのアクセス対象のアドレスに対するメモリライトリクエストがコヒーレンシ制御部１１０／１１１に受け付けられたか否かをチェックし、当該メモリライトリクエストが存在したならばローカルメモリリードリクエスト再発行指示を出力する。 - 特許庁 - Transfer control means of an external connection device transfers a rewriting program for rewriting a program of a non-volatile memory to a volatile memory.
外部接続装置の転送制御手段は、不揮発性メモリのプログラムを書き換えるための書換プログラムを揮発性メモリに転送する。 - 特許庁 - The memory control unit generates a record of a copy packet whose packet length is shortened in a memory calling management table on the basis of the search result.
メモリ制御部は、検索結果に基づいて、パケット長を短縮したコピーパケットのレコードをメモリ呼出管理テーブルに生成する。 - 特許庁 - A non-volatile memory is provided with a read-out control circuit controlling signals of word lines WLC connected to memory cells 11,1-1n,m.
不揮発性メモリ装置は、メモリセル１_１,１〜１_ｎ,ｍに接続されたワード線ＷＬＣの信号を制御する読出制御回路を備える。 - 特許庁 - On the other hand, the control part 102 saves the storage data of the volatile memory 103 to the non-volatile memory 104 when the power supply from the outside is interrupted.
一方、外部からの電力供給が杜絶えたら揮発性メモリ１０３の記憶データを不揮発性メモリ１０４に退避する。 - 特許庁 - To provide a memory device and a memory control method for managing the peak of a read request or a write request, and for canceling peak excess.
リード要求またはライト要求のピークを管理し、ピーク超過を解消するメモリ装置およびメモリ制御方法を提供する。 - 特許庁 - In the first control state, when writing the data on a bus in a second memory 15, the same data is automatically written in the first memory 14.
第１制御状態では、第２メモリ１５にバス上のデータを書き込むと第１メモリ１４にも同じデータが自動的に書き込まれる。 - 特許庁 - To suppress increase of wiring area from a data output terminal of each memory to a test control circuit in an incorporated memory test circuit.
組み込み型メモリ試験回路において、各メモリのデータ出力端子から試験制御回路までの配線面積の増加を抑制する。 - 特許庁 - A controller 3 of a memory control unit 1 can access a memory device 2, using a plurality of access paths of an A system and a B system.
記憶制御装置１のコントローラ３は、Ａ系統及びＢ系統の複数のアクセス経路を用いて、記憶デバイス２にアクセスできる。 - 特許庁 - To provide an electronic control device dispensing with additional memory capacity and time, and promptly judging necessity of initialization of a volatile memory.
余分なメモリ容量や時間を必要とせず、速やかに揮発性メモリの初期化の要否を判定する電子制御装置を提供する。 - 特許庁 - When a video signal 105 has resolution below intermediate resolution, enlargement processing is carried out through a frame memory 110, a line memory 111, and an enlargement processing control circuit 118.
映像信号105が中解像度以下の場合、フレームメモリ110、ラインメモリ111、拡大処理制御回路118によって拡大処理を行う。 - 特許庁 - The control circuit responds to the write-protection flag signal by controlling reading and writing operations to the nonvolatile memory and volatile memory.
制御回路は書き込み防止フラッグ信号に応答して不揮発性メモリ及び揮発性メモリの読み出し及び書き込み動作を制御する。 - 特許庁 - The control unit of the digital camera automatically deletes the image data, which are transferred to the server, from the memory card and increases an available capacity of the memory card.
デジタルカメラの制御部は、サーバに転送した画像データを自動的にメモリカードから削除して、メモリカードの空き容量を増やす。 - 特許庁 - The update data are temporarily stored in a first nonvolatile memory 233 for system control via an image memory access controller 221.
この更新データは画像メモリー・アクセス制御部２２１を介してシステム制御用の第１の不揮発メモリー２３３に一時的に格納される。 - 特許庁 - To provide a memory control device capable of sharing a memory bus, reducing the number of buses and securing a fixed data transfer rate.
ローカルメモリに対して、共有バスを介して複数のメモリコントローラでそのアクセスを制御しようとしたとき、データの干渉が発生する。 - 特許庁 - To make performable a burn-in test by control of a small number of pins by applying a memory BIST circuit and reducing a testing circuit inside a memory macro.
メモリＢＩＳＴ回路を流用することで、メモリマクロ内のテスト回路削減し、少数ピンの制御によるバーンインテストを可能にする。 - 特許庁 - To provide a control method for a semiconductor memory and a semiconductor memory in which average current consumption can be reduced more.
平均消費電流をより低減することが可能な半導体記憶装置の制御方法及び半導体記憶装置を提供する。 - 特許庁 - To provide a semiconductor memory device which can finely control refresh period fit for actual data retention time of a memory cell.
メモリセルのデータ保持時間の実力値に適合するリフレッシュ周期をきめ細かく制御可能な半導体記憶装置を提供する。 - 特許庁 - MEMORY UNIT WHICH CAN RAISE EFFICIENCY OF DATA STROBE BUS LINE, MEMORY SYSTEM PROVIDED WITH IT, AND CONTROL METHOD OF DATA STROBE SIGNAL
データストローブバスラインの効率を向上させることができるメモリ装置、それを備えるメモリシステム及びデータストローブ信号の制御方法 - 特許庁 - In the encoded data memory storage control apparatus, an encoding means (e.g. an encoding circuit 18) encodes image data inputted to a memory in scanning order in prescribed block unit.
符号化手段（例えば符号化回路１８）は、メモリに走査順に入力された画像データを所定のブロック単位で符号化する。 - 特許庁 - The driver (1) includes a first memory (10), an address control circuit (20), a display driving circuit (30), and a second memory (60).
本発明のドライバ（１）は、第１メモリ（１０）と、アドレス制御回路（２０）と、表示駆動回路（３０）と、第２メモリ（６０）とを具備している。 - 特許庁 - A path memory 10 stores the plurality n of output candidates selected by the path memory control part 6 and the differently selected output candidates.
パスメモリ１０は、パスメモリ制御部６によって選択された複数ｎの出力候補と上記別枠の出力候補を記憶する。 - 特許庁 - A memory card 103 in which the digital picture data of a digital camera 101 are recorded is connected to a memory card inserting part 113 of a remote control device 104.
デジタルカメラ１０１のデジタル画像データを記録したメモリカード１０３をリモコン１０４のメモリカード挿入部１１３に接続する。 - 特許庁 - Thus, the information processor having the nonvolatile memory can properly perform the memory management for the power control.
したがって、不揮発性メモリを備える情報処理装置において、電力制御のためのメモリ管理を適切に行うことが可能となる。 - 特許庁 - A memory control circuit 1 reads data for two pictures out of a high-speed memory 2 at high speed and writes them into two FIFO 31 and 32.
前記メモリ制御回路１は高速メモリ２から２画面のデータを高速に読み出して２個のＦＩＦＯ３１、３２に書き込む。 - 特許庁 - Moreover, the memory gate 9 of the memory transistor (M_1) is formed of an n-type polycrystal silicon film and deposited to one side wall of the control gate 8.
また、メモリトランジスタ（Ｍ_1）のメモリゲート９はｎ型多結晶シリコン膜からなり、コントロールゲート８の一方の側壁に配置されている。 - 特許庁 - A control section 101 store data with respect to the item image recorded on a memory card inserted into a first card slot 140 to its built-in memory 103.
制御部１０１は、第１カードスロット１４０のメモリカードに記録されたアイテム画像に関するデータを内蔵メモリ１０３に保持する。 - 特許庁 - To control a defective block for one self in a non-volatile semiconductor memory in which a memory cell being not operable is permitted to exist.
動作しないメモリセルの存在が許容される不揮発性半導体記憶装置に関し、不良ブロックを自ら管理することにある。 - 特許庁 - Then, the memory control unit 30 acquires the coincidence information and deletes the "unexpected behavior data" stored in the non-volatile memory 35.
そして、記憶制御装置３０は、前記一致情報を取得すると不揮発性メモリ３５に記憶した「予期せぬ挙動データ」を削除する。 - 特許庁 - To efficiently and simply control a memory access by improving bus bandwidth of a memory without impairing the performance of a processor or a DMA controller.
プロセッサやＤＭＡコントローラの性能を損なわずに、メモリのバスバンド幅を向上させて、効率的なメモリアクセスを簡単な制御で行う。 - 特許庁 - To provide a memory controller and a memory control method, capable of reducing electric power consumption, and capable of maintaining signal quality.
消費電力を低減させるとともに、信号品質を維持することが可能なメモリ制御装置及び制御方法を提供すること。 - 特許庁 - An input signal processing part includes a dual port memory 21, an effective area determination part 22, a passing determination part 23, and a frame memory control part 24.
入力信号処理部は、デュアルポートメモリ２１、有効領域判定部２２、追い越し判定部２３、フレームメモリ制御部２４を備える。 - 特許庁 - The memory cell includes a memory transistor having a first island-shaped semiconductor region 102, a floating gate 109 and a control gate 111.
メモリセルには、第１の島状半導体領域１０２、フローティングゲート１０９、コントロールゲート１１１が有するメモリトランジスタが設けられている。 - 特許庁 - A memory access control circuit 10 has a function for converting an MPU bus A, an I/O bus B and a memory bus C into a common protocol.
また、メモリアクセス制御回路１０は、ＭＰＵバスＡ、Ｉ／ＯバスＢ及びメモリバスＣを共通のプロトコルに変換する機能を有する。 - 特許庁 - A reading control circuit 35 reads addresses and data from the FIFO 32, and writes them in the other system memory cross bus or its own system memory.
読出し制御回路３５はＦＩＦＯ３２からアドレス及びデータを読出し、他系メモリ交差バスあるいは自系メモリへのライトを行う。 - 特許庁 - To quickly execute access control to the memory array of a storage device, and to suppress unintended writing in a memory array.
記憶装置のメモリアレイに対するアクセス制御を迅速に実行すると共に、メモリアレイに対する意図しない書き込みを抑制すること。 - 特許庁 - A memory control circuit 34 successively outputs image data from the line memory 30 to a data bus 10 synchronously with the clock EXCLK pixel by pixel.
メモリ制御回路３４は、ＥＸＣＬＫに同期してラインメモリ３０から１画素ずつ順次、画像データをデータバス１０へ出力する。 - 特許庁 - The memory control means 4 reads the video signal from the frame memory 2 on the basis of the address information of the macro block in the unit of the macro blocks.
メモリ制御手段４は、マクロブロックのアドレス情報に基づいてフレームメモリ２からマクロブロック単位に映像信号を読み出す。 - 特許庁 - The memory device further has a RAM memory connected to the second address bus, the second data bus, and the second control bus.
メモリデバイスは更に、上記第２のアドレスバスと、上記第２のデータバスと、上記第２のコントロールバスとに接続されたＲＡＭメモリを有する。 - 特許庁 - A control circuit 16 in the tag 1 reads out data from the memory 11 in accordance with the refresh command to refresh the memory 11.
ＲＦタグ１の制御回路１６は、このリフレッシュコマンドに応じてメモリ１１に対する読出しを行うことでメモリ１１をリフレッシュする。 - 特許庁 - The memory access control part 12 is accessible to a DRAM 7 and the built-in memory 16 and the pixel information can be stored in both the memories.
メモリアクセス制御部１２はＤＲＡＭ７と内蔵メモリ１６をアクセス可能とされ、両方のメモリに画素情報を格納可能とされる。 - 特許庁 - The removable information memory medium 2 is provided with a communication means, an information communication control means, an information memory means, and a connection part.
着脱自在の情報記憶媒体２は通信手段と情報通信制御手段と情報記憶手段と接続部を有している。 - 特許庁 - If the data retention time has been elapsed, the memory control part 14 disables data access to the memory 15 to render data unreadable.
データ保持時刻が経過している場合は、メモリ制御部１４はメモリ部１５へのデータアクセスを禁止し、データの読み出しが不可能になる。 - 特許庁 - In the control method for the disk array apparatus, a CPU of a first control module acquires other system state information which is decided by a battery and a nonvolatile memory of a second control module and indicates the data saving possibility of the cache memory of the second control module.
ディスクアレイ装置の制御方法において、第１の制御モジュールのＣＰＵが、第２の制御モジュールのバッテリ及び不揮発性メモリによる、第２の制御モジュールのキャッシュメモリについてのデータ退避可否を示す他系状態情報を取得する。 - 特許庁 - The three-forked road connection control means includes a bus memory connection controller to which the address bus and control bus of the processor bus, the memory bus and the system bus are respectively connected, and which transfers addresses and control signals with each other and generates data bus control signals.
三叉路接続コントロール手段は、プロセッサバス、メモリバス、システムバスのそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラを有する。 - 特許庁 - The control means 103 has a bus-memory connection controller 401, with which each address bus of the processor bus, the memory bus and the system bus, and a control bus are connected together to transmit mutually addresses and control signals, and which generate data bus control signals.
この三叉路接続コントロール手段103は、プロセッサバス、メモリバス、システムバスのそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラ401を有する。 - 特許庁 - The three-forked connection control means 103 is provided with a bus/memory connection controller to which the address buses and control buses of the processor bus 111, the memory bus 112, and the system bus 113 are connected for transferring the addresses and control signals to one another, and for generating a data bus control signal.
この三叉路接続コントロール手段103は、プロセッサバス111、メモリバス112、システムバス113のそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラを有する。 - 特許庁 - By a control signal generation circuit 4, the 1st activation control signal to the memory of 1st specification and the 2nd activation control signal to the memory of 2nd specification are generated and outputted by rebelliously validating against each other.
制御信号生成回路４は、第１仕様のメモリに対する第１の活性化制御信号と第２仕様のメモリに対する第２の活性化制御信号とを互いに背反的に有効化して生成出力する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
