「Control Memory」を含む例文一覧(13720)
＜前へ 1 2 .... 49 50 51 52 53 54 55 56 57 .... 274 275 次へ＞- This semiconductor memory has memory cores of dividing a plurality of bit data of the same address into a plurality of memory cell blocks and storing them, a control circuit controlling it.
同一アドレスの複数のビットデータを複数のメモリセルブロックに分散して記憶するためのメモリコアと、それを制御する制御回路とを有する半導体記憶装置が提供される。 - 特許庁 - To provide an address control device in which a memory design time of a semiconductor memory element of a range of 2M-64M utilizing a memory compiler can be shortened and a bank address signal is utilized.
メモリコンパイラを利用した２Ｍ〜６４Ｍという範囲の半導体メモリ素子のメモリデザイン時間を短縮することができる、バンクアドレス信号を利用するアドレス制御装置を提供すること。 - 特許庁 - An operation control circuit 2 controlling write-in to a memory cell of a memory cell array 1 is provided between the memory cell array 1, a data input buffer 3, and a data output buffer 4.
メモリセルアレイ１とデータ入力バッファ３及びデータ出力バッファ４の間には、メモリセルアレイ１のメモリセルへの書き込みを制御する演算制御回路２が設けられている。 - 特許庁 - In the case of the upside down image mode, the memory control circuit 20 instructs a memory address where data written in one preceding frame is read in the opposite sequence to the memory circuit 19.
上下反転画像モードの場合、メモリ制御回路２０は、１フレーム前に書込んだフィールドのデータを書込みとは逆の順番で読み出せる様なメモリ・アドレスをメモリ回路１９に指示する。 - 特許庁 - There is provided a memory control device being characterized in that data is taken in a memory system holding a DDR-SDRAM as a memory means by a clock different from DQS being the data strobe signal.
DDR-SDRAMを記憶手段として保持するメモリシステムに対し、データストローブ信号であるDQSとは別のクロックにてデータを取り込むことを特徴とするメモリ制御装置が提供される。 - 特許庁 - A memory bus multiplexer is connected between a subsystem memory bus and the each DMA controller, and is set to make all DMA controllers control the respective memory buses, using an arbiter.
メモリバスマルチプレクサは、サブシステムメモリバスと各ＤＭＡコントローラとの間に結合され、アービタを用いて、如何なるＤＭＡコントローラもメモリバスを制御可能なようにメモリバスマルチプレクサを設定する。 - 特許庁 - This electronic equipment with built-in flash memory has an auxiliary nonvolatile memory for recording information of a bus of connecting the flash memory to a control part for controlling it, at prescribed timing.
本発明は、フラッシュメモリを内蔵する電子機器において、フラッシュメモリとそれを制御する制御部とを接続するバスの情報を、所定のタイミングで記録する補助不揮発性メモリを有する。 - 特許庁 - The memory control part prohibits data form being written into the memory area from a time when it is recognized that the memory area is available for the information processor until the monitoring part starts monitoring.
記憶制御部は、記憶領域が情報処理装置により利用可能と認識されてから監視部が監視を開始するまでの間、記憶領域へのデータの書き込みを禁止する。 - 特許庁 - A controller 4 which reads the data from the memory 1 reads the error control data 52 from the memory 1, and calculates a check sum and compression data, and compares them with their information stored in the memory 1 for check.
メモリ１からデータを読み出すコントローラ４は、エラーコントロールデータ５２をメモリ１から読み出し、チェックサムと圧縮データを求め、メモリ１に格納されているそれら情報と比較チェックする。 - 特許庁 - To obtain a DMA(direct memory access) control circuit with high efficiency for improving the performance of a system as a whole in which a high-speed CPU or a memory and a low-speed memory or an I/O device or the like coexist.
高速度なＣＰＵやメモリと、低速度のメモリやＩ／Ｏデバイス等が混在しているシステムの、全体としてのパフォーマンスを向上させ効率化させるＤＭＡ制御回路を得る。 - 特許庁 - To provide a data storage control method and a device for allowing rewriting of the memory 1 bit error correction content to a memory by a CPU even in a DMA using memory area.
ＤＭＡ使用メモリ領域においても、ＣＰＵによるメモリ１ビットエラー訂正内容のメモリへの書き戻しが可能なデータ記憶制御方法および装置を提供することにある。 - 特許庁 - To provide a memory controller and a control method which do not stop the operation of a CPU even in the time when writing back to a flash memory is being processed in a device which has a single flash memory.
フラッシュメモリを１個有する装置においてフラッシュメモリへの書き戻し処理中であっても、ＣＰＵの動作をストップさせることがないメモリ制御装置及び制御方法の提供。 - 特許庁 - To provide a synchronous memory controller for suppressing an access operation from being delayed while securing compatibility with a synchronous memory (SDRAM), and to provide a synchronous memory and its control method.
ＳＤＲＡＭとの互換性を確保しつつ、アクセス動作に遅れが生じることを抑制することができる同期型メモリコントローラ、同期型メモリ及びその制御方法を提供する。 - 特許庁 - When the temporary storage non-volatile memory is connected to the connection part for temporary storage, the control part temporarily copies and saves the data in the main non-volatile memory to the temporary storage non-volatile memory.
制御部は、一時記憶用接続部に一時記憶不揮発メモリが接続された場合には、メイン不揮発メモリ内のデータを一時記憶不揮発メモリに一時的に複写し退避させる。 - 特許庁 - To make control of a semiconductor memory by a controller easy in an electronic device mounting a semiconductor memory requiring refresh to hold data such as DRAM(dynamic random access memory) and a controller.
ＤＲＡＭ等のように、データ保持にリフレッシュを必要とする半導体記憶装置と、コントローラとを搭載する電子装置であって、コントローラによる半導体記憶装置の制御を容易にする。 - 特許庁 - A memory controlled by the memory control means is a DDR style synchronous memory for inputting and outputting data in synchronization with a rising edge and a falling edge of the data strobe signal.
メモリ制御手段によって制御されるメモリは、データストローブ信号の立ち上がりエッジと立ち下がりエッジに同期してデータの入出力を行うＤＤＲ方式の同期型メモリである。 - 特許庁 - The semiconductor memory device is provided with: many nonvolatile memory cells MC in which write-in of data is limited to the prescribed logical value; and a plurality of memory cores M1 to M4 made an object of access control respectively independently.
データ書き込みが所定論理値に制限される多数の不揮発性メモリセルＭＣを備えて、各々独立してアクセス制御の対象とされる複数のメモリコアＭ１〜Ｍ４を備える。 - 特許庁 - To provide a system controller in which a system controller program does not have to be rewritten when executing a command peculiar to a memory controller, and to provide a flash memory system and the control method of a flash memory module.
メモリコントローラ独自のコマンドを実行させる際に、システムコントローラのプログラムを書き換える必要のないシステムコントローラ、フラッシュメモリシステムおよびフラッシュメモリモジュールの制御方法を提供する。 - 特許庁 - Here, upon receipt of a first instruction, the control circuit (103) saves data stored in the first memory to the second memory and then gives an instruction for canceling poralization to the polarization canceling circuit, while upon receipt of a second instruction, the control circuit (103) writes the data saved to the second memory back into the first memory.
ここで、制御回路（１０３）は、第１の命令を受けたとき、第１のメモリに格納されたデータを第２のメモリに退避させてから分極消去回路に分極消去命令を出す一方、第２の命令を受けたとき、第２のメモリに退避させたデータを第１のメモリに書き戻す。 - 特許庁 - To activate the drive control program of a drive unit by the power OFF/ON of a numerical controller only with an inexpensive volatile memory RAM without using a nonvolatile memory FLASH memory operated as a drive control program storage area and also execution memory for the hardware of the drive unit.
ドライブユニットのハードウェアに駆動制御プログラム格納エリアかつ実行メモリとして動作する不揮発性メモリＦＬＡＳＨメモリを用いることなくコスト的に安価な揮発性メモリＲＡＭのみで、数値制御装置の電源ＯＦＦ／ＯＮでドライブユニットの駆動制御プログラムを起動させる。 - 特許庁 - While a memory card 17 is being loaded into the card slot of an external memory input/output control section 16, recording medium information, representing a medium type and recording capacity of that memory card 17, is acquired from the external memory input/output control section 16 and is registered in a recording medium information storage section 14b.
外部メモリ入出力制御部１６のカードスロットにメモリカード１７が挿着されていると、そのメモリカード１７の媒体種類および記録容量を表す記録媒体情報を、外部メモリ入出力制御部１６から取得して記録媒体情報格納部１４ｂに登録する。 - 特許庁 - The image forming apparatus has a memory card interface means for carrying out input/output of data by attaching a memory card, and a control means which carries out the control of storing the log information that shows an operating state of the image forming apparatus into the memory card via the memory card interface means.
画像形成装置は、メモリカードを装着してデータの入出力を行うためのメモリカードインタフェース手段と、該メモリカードインタフェース手段を介して、画像形成装置の動作状態を示すログ情報をメモリカードに記憶する制御を行う制御手段とを有する。 - 特許庁 - This method comprises a charge part 20-2 accumulating an electric charge, a memory medium 20-3, a secret key a stored in the memory medium, a control circuit 20-1 reading the secret key from the memory medium, and a battery case covering the charge part, the memory medium, and the control circuit.
電荷を蓄積する充電部２０−２と、記憶媒体２０−３と、前記記憶媒体に記憶された秘密鍵ａと、前記記憶媒体から前記秘密鍵を読み出す制御回路２０−１と、前記充電部、前記記憶媒体及び前記制御回路を覆うバッテリ筐体と、を備える。 - 特許庁 - To dispense with dedicated data buses for downsizing of a memory control circuit and reduce manufacturing cost, in a method for controlling memory in a system in which mixing memory consisting of SDRAM or S mask ROM and a circuit, the clock cycle of which is double when the clock cycle of the control circuit of the memory is set as 1.
ＳＤＲＡＭ又はＳマスクＲＯＭからなるメモリと、このメモリの制御回路のクロック周期を１とした場合にクロック周期が２倍となる回路とが混在するシステムにおけるメモリ制御方法において、専用のデータバスをなくし、メモリ制御回路の小形化、低コスト化を図る。 - 特許庁 - Each memory module is provided with plural memory devices, a signal input/output part, a buffer, and a control and address bus and the memory devices are successively connected via the buffer to the output line of the buffer, so that signals through the control and address bus are inputted to each memory device with a time difference.
各メモリモジュールは、複数のメモリ装置、信号入出力部、バッファ、制御及びアドレスバスを具備し、制御及びアドレスバスを通した信号がバッファを経て各メモリ装置に時間差をおいて入力されるようにメモリ装置がバッファの出力ラインに順次に連結される。 - 特許庁 - A CPU 11 sets a memory controller 12 in a first control state when determining that the image data stored in a first memory 14 becomes useless by completion of printing; and sets the memory controller in a second control state while determining that the data in the first memory 14 is required.
ＣＰＵ１１は、第１メモリ１４に記憶された画像データが印刷完了などにより不用になったと判断したとき、メモリコントローラ１２を第１制御状態に設定し、第１メモリ１４内のデータが必要と判断している間は第２制御状態に設定する。 - 特許庁 - The memory card control system for supporting an interface of a memory card is equipped with an analog switch part 28 for separating the memory card signals of two or more systems, and for individually accessing each system in order to control the same type of memory cards 25 and 27 of two or more systems by controller 20 of one system.
メモリカードのインターフェースをサポートするメモリカード制御システムにおいて１系統のコントローラ２０で、同一種類の２系統以上のメモリカード２５、２７を制御するために２系統以上のメモリカード信号を分離しかつ１系統ずつ個別にアクセスできるアナログスイッチ部２８を設けるようにした。 - 特許庁 - On a memory card including a flash memory which includes a data storage area and a control section and a controller which executes data recording and reading control for the flash memory, a controller ID (CID) read by the controller and a flash ID (FID) read by the controller of the flash memory are recorded.
データ記憶領域と制御部を有するフラッシュメモリ部と、フラッシュメモリ部に対するデータ記録と読み出し制御を実行するコントローラ部を有するメモリカードにコントローラ部が読み出すコントローラＩＤ（ＣＩＤ）と、フラッシュメモリ部の制御部が読み出すフラッシュＩＤ（ＦＩＤ）を記録する。 - 特許庁 - To provide a memory control circuit and a memory control method that prevent wasteful power consumption for a processing means on standby for use owing to a conflict when a plurality of processing means sharing a memory, such as CPUs and DSPs, conflict with one another in memory use.
メモリを共有して使用するＣＰＵやＤＳＰといった複数の処理手段がメモリの使用について競合するとき、競合により使用を待機している処理手段のために無駄な電力を消費させないメモリ制御回路およびメモリ制御方法を得ること。 - 特許庁 - In this image processing device having a memory part for converting an image signal into a digital signal and processing the signal, and especially memorizing data expressed by the image signal converted into the digital signal, and a memory control part for controlling access to the memory part, image processing means for processing the data are installed in the memory control part.
画像信号をディジタル信号に変換して処理し、特に、ディジタル信号に変換された画像信号で表されるデータを記憶する記憶部と、記憶部へのアクセスを管理するメモリ管理部とを有する画像処理装置において、メモリ管理部にデータを処理する画像処理手段を設置する。 - 特許庁 - In a first control unit 26a, when a memory controller 56a records the event in a first memory 57a, if a recording error detector 58a detects any record errors of the memory 57a, a communication control part 51a instructs a communication control part 51b of a second control unit 26b connected with a network 15 to record the event.
第１の制御装置２６ａは、メモリ制御部５６ａがイベントを第１のメモリ５７ａに記録するときに、記録エラー検出部５８ａがメモリ５７ａの記録エラーを検出した場合は、通信制御部５１ａが、ネットワーク１５に接続された第２の制御装置２６ｂの通信制御部５１ｂにイベントの記録を指示する。 - 特許庁 - A memory read out control part 202 reads out the low rank bit data Data2 stored in a memory 203 on the basis of a control signal Clock1, DE1 received from a first receiver.
メモリ読出し制御部２０２は、第１レシーバから受取った制御信号Ｃｌｏｃｋ１，ＤＥ１に基いて、メモリ２０３に記憶されている下位ビットデータＤａｔａ２を読み出す。 - 特許庁 - A memory control part 52 obtains an ID(B) corresponding to the connection pattern of a terminal of the memory control part 52 and encrypts content using the obtained ID(B) corresponding to the connection pattern.
メモリ制御部５２は、メモリ制御部５２の端子の接続パターンに対応するＩＤ（Ｂ）を取得し、取得された接続パターンに対応するＩＤ（Ｂ）を用いて、コンテンツを暗号化する。 - 特許庁 - To provide an image forming apparatus capable of performing the DMA transfer of image data suitable for a memory width from a system control portion side, even if the memory width which can be established is fixed by a plotter control portion side.
プロッタ制御部側で設定可能なメモリ幅が固定されている場合でも、システム制御部側から、そのメモリ幅に合った画像データのＤＭＡ転送を可能にする。 - 特許庁 - A memory writing control part 204 writes low rank bit data Data2 in a memory 203 on the basis of a control signal Clock 2, DE2 of the lower bit data Data2 received from a second receiver.
メモリ書込み制御部２０４は、第２レシーバから受取った下位ビットデータＤａｔａ２の制御信号Ｃｌｏｃｋ２，ＤＥ２に基いて、メモリ２０３に下位ビットデータＤａｔａ２を書き込む。 - 特許庁 - The nonvolatile semiconductor memory 1 is provided with a plurality of memory cells 2 of an electric field effect transistor type, a source bias control circuit 10, and a drain bias control circuit 20.
本発明に係る不揮発性半導体記憶装置１は、電界効果トランジスタ型の複数のメモリセル２と、ソースバイアス制御回路１０と、ドレインバイアス制御回路２０とを備える。 - 特許庁 - This on-vehicle control device performs a memory diagnosis to a partial area among a reading exclusive memory in a waiting time for waiting for completing processing except for a control program.
本発明に係る車載制御装置は、制御プログラム外の処理が完了するのを待機する待機時間中に、読取専用メモリのうち一部の領域に対してメモリ診断を実施する。 - 特許庁 - To provide a backup control system of a learning value for control of an internal combustion engine that greatly reduces the write count of the learning value to each memory and extending the usage limit of the memory.
学習値の各メモリへの書込み回数を大幅に減らしてメモリの使用期限を延ばすことができる内燃機関の制御用学習値バックアップ制御システムを供する。 - 特許庁 - To provide a control system configuration management system collectively managing allocation information and the like of a physical memory in a control device for previously detecting/preventing illegal use or duplicate use of the physical memory.
制御デバイスの物理メモリの割付情報等を一元管理し、その不正使用や重複使用を未然に検知／防止することのできる制御システム設定管理システムを提供する。 - 特許庁 - To enable to correspond to a memory card control system only by one program independently of the combinations of memory card connector kinds, power supply control types, etc. without changing the program.
メモリカードコントロールシステムにおいて、プログラムを変更すること無く、これらメモリカードコネクタ種類、電源制御種類等の組み合わせに関わらず一つのプログラムのみで対応可能とする。 - 特許庁 - This air conditioning control system 100 for controlling the air conditioning by the air conditioner 1 by executing a control program, comprises a flash memory 20, a buffer memory 50 and a CPU 30.
制御プログラムを実行することで空調装置１の空調制御を行う空調制御システム１００であって、フラッシュメモリ２０と、バッファメモリ５０と、ＣＰＵ３０とを備えている。 - 特許庁 - When the new storage controller 40 is added to the fiber channel network, the contents of the control memory in the storage controller 30 are copied to the control memory of the storage controller 40.
ファイバチャネルネットワーク上に新たな記憶制御装置４０の追加時に、記憶制御装置３０内の制御メモリの内容を記憶制御装置４０の制御メモリにコピーする。 - 特許庁 - To provide a programmable display which does not need a backup memory, and does not break control information in a system memory even if a communication trouble occurs when the control information is transferred.
バックアップメモリを必要とせず、更新用の制御情報を転送中に通信トラブルがあってもシステムメモリ内の制御情報を破壊することのないプログラマブル表示器を得ること。 - 特許庁 - Further, the variable delay circuit is controlled by a control memory of the variable delay circuit and the delay amount of the variable delay circuit is changed by changing storage contents of the control memory of the variable delay circuit.
また、可変遅延回路は可変遅延回路制御メモリによって制御され、可変遅延回路制御メモリの記憶内容を変えることにより、可変遅延回路の遅延量を変化させる。 - 特許庁 - To improve the degree of freedom in wirings for connecting memory chips and a control chip in a semiconductor device having a package structure in which the memory chips and the control chip are stacked on a wiring board.
配線基板上にメモリチップとコントローラチップとを積層したパッケージ構造を備えた半導体装置において、メモリチップとコントローラチップを接続する配線の自由度を向上させる。 - 特許庁 - One or more dirty data element of a plurality of dirty data store in a first cache memory in a first control module is copied to a second cache memory in a second control module.
第一のコントロールモジュール内の第一のキャッシュメモリに記憶されている複数のダーティデータ要素のうちの一以上のダーティデータ要素を、第二のコントロールモジュール内の第二のキャッシュメモリにコピーする。 - 特許庁 - When starting a control device, preferential control data used just after its starting is preferentially read out of an external nonvolatile memory, and is stored in the built-in volatile memory (s120 to s150).
制御装置の起動時、その直後に使用される優先制御データを優先的に外部の不揮発性メモリから読み出して内蔵の揮発性メモリに記憶させる（ｓ１２０〜ｓ１５０）。 - 特許庁 - The memory- access mediating circuit 52 controls the wiring to and reading out from a frame memory 53 by mediating requests from a write control circuit 51 and from the readout control circuit 56.
メモリアクセス調停回路５２は、書き込み制御回路５１、読み出し制御回路５６からの要求を調停してフレームメモリ５３に対する書き込みおよび読み出しを制御する。 - 特許庁 - The recording means housing part 14 is provided with a memory 30, a memory control part 34 and a power source control part 36 in its inside, and the battery housing part 12 is provided with a battery 46 in its inside.
記録手段収納部１４は、その内部に、メモリ３０、メモリ制御部３４、及び電源制御部３６を備え、バッテリ収納部１２は、その内部にバッテリ４６を備える。 - 特許庁 - When the power supply from a power 151 to the core 112 is halted, the shield circuit 113 retains the electric potential of the memory control signal 114 at a constant value, generating a memory control signal 115.
電源１５１からコア１１２への電源供給の停止時には、シールド回路１１３は前記メモリ制御信号１１４の電位を一定値に保持し、メモリ制御信号１１５とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
