「DMOS」を含む例文一覧(112)
1 2 3 次へ＞- DMOS TRANSISTOR
ＤＭＯＳトランジスタ - 特許庁 - HORIZONTAL SHORT CHANNEL DMOS
横型短チャネルＤＭＯＳ - 特許庁 - METHOD OF MANUFACTURING DMOS TRANSISTOR
ＤＭＯＳトランジスタの製造方法 - 特許庁 - METHOD OF MANUFACTURING DMOS TRANSISTOR
ＤＭＯＳ型トランジスタの製造方法 - 特許庁 - OUTPUT CIRCUIT CONTAINING DMOS TRANSISTORS
ＤＭＯＳトランジスタを含む出力回路 - 特許庁 - DMOS DEVICE AND METHOD FOR MANUFACTURING SAME
ＤＭＯＳ素子及びその製造方法 - 特許庁 - DMOS TRANSISTOR AND MANUFACTURING METHOD THEREFOR
ＤＭＯＳトランジスタ及びその製造方法 - 特許庁 - DMOS TRANSISTOR SOURCE STRUCTURE AND METHOD FOR MANUFACTURING THE SAME
ＤＭＯＳトランジスタ・ソース構造とその製法 - 特許庁 - DMOS TRANSISTOR AND METHOD OF MANUFACTURING IT
ＤＭＯＳ型トランジスタ及びその製造方法 - 特許庁 - VERTICAL DMOS ELEMENT AND MANUFACTURING METHOD THEREFOR
垂直型ＤＭＯＳ素子及びその製造方法 - 特許庁 - METHOD OF MANUFACTURING DMOS TRANSISTOR ON SEMICONDUCTOR SUBSTRATE
半導体基体にＤＭＯＳトランジスタを作製する方法 - 特許庁 - DMOS SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
ＤＭＯＳ型半導体装置及びその製造方法 - 特許庁 - MANUFACTURE OF HIGH-DENSITY TRENCHED DMOS USING SIDEWALL SPACER
側壁スペーサを用いる高密度トレンチ形ＤＭＯＳの製造 - 特許庁 - HIGH VOLTAGE VERTICAL TYPE DMOS TRANSISTOR, AND METHOD FOR PRODUCING THE SAME
高電圧縦型ＤＭＯＳトランジスタ及びその製造方法 - 特許庁 - To improve the drive power of a P-channel DMOS transistor.
Ｐチャネル型ＤＭＯＳトランジスタの駆動能力を向上させる。 - 特許庁 - To prevent damage to the gate oxide film of a lateral DMOS transistor.
横形ＤＭＯＳトランジスタのゲート酸化膜の損傷を防止する。 - 特許庁 - To surely take a body contact in a DMOS transistor.
ＤＭＯＳトランジスタにおけるボディコンタクトを確実にとれるようにする。 - 特許庁 - The on-off threshold voltage of the innermost DMOS transistor in three or more of the DMOS transistors distributed and formed on the semiconductor substrate is larger than that of the outermost DMOS transistor.
半導体基板上に分布して形成された３つ以上のＤＭＯＳトランジスタのうちの最内位置のＤＭＯＳトランジスタのオンオフ閾値電圧は最外位置のＤＭＯＳトランジスタのオンオフ閾値電圧よりも大きくなっている。 - 特許庁 - As to a DMOS transistor, a high-breakthrough voltage can be produced against a low ON-state resistance, and especially the required space can be reduced in a driver structure.
DMOSトランジスタに関して、低オン抵抗に対しても高ブレークスルー電圧を生成でき、特にドライバ構造では、必要とされる空間を縮小できる。 - 特許庁 - LATERAL DMOS TRANSISTOR COMPRISING RETROGRADE REGION AND MANUFACTURING METHOD THEREOF
レトログレード領域を備える横型ＤＭＯＳトランジスタ及びその製造方法 - 特許庁 - To improve accuracy in current detection by reducing an error in ON resistance ratio between main DMOS and sense DMOS without increasing the size of a semiconductor device.
半導体装置のサイズを大きくすることなく、メインおよびセンスＤＭＯＳ間におけるオン抵抗比の誤差を小さくし、電流検出精度を高めること。 - 特許庁 - Thus, switching speed of the DMOS transistor can be improved.
これにより、ＤＭＯＳトランジスタのスイッチング速度を向上させることができる。 - 特許庁 - HORIZONTAL SHORT CHANNEL DMOS AND ITS MANUFACTURING METHOD AND SEMICONDUCTOR DEVICE
横型短チャネルＤＭＯＳ及びその製造方法並びに半導体装置 - 特許庁 - To provide a semiconductor device including a DMOS transistor with small ON resistance.
オン抵抗の小さいＤＭＯＳトランジスタを含む半導体装置を提供する。 - 特許庁 - In addition, the gate terminal of the DMOS transistor is grounded via a resistor.
また、抵抗を介してＤＭＯＳトランジスタのゲート端子をグランドに接続する。 - 特許庁 - To provide a semiconductor device which is provided with a DMOS applicable to an analog circuit.
アナログ回路に適用できるＤＭＯＳを備えた半導体装置を提供する。 - 特許庁 - SEMICONDUCTOR DEVICE, METHOD FOR FORMING ISOLATED POCKET ON SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR STRUCTURE, PNP TRANSISTOR, LATERAL N-CHANNEL DMOS TRANSISTOR, AND LATERAL TRENCH DMOS TRANSISTOR
半導体デバイス、半導体基板に分離されたポケットを形成する方法、半導体構成、ＰＮＰトランジスタ、横型ＮチャネルＤＭＯＳトランジスタ、横型トレンチＤＭＯＳトランジスタ - 特許庁 - To reduce a chip area in a semiconductor device including a DMOS transistor, and to provide the DMOS transistor having low on-resistance and high current driving capability.
ＤＭＯＳトランジスタを含む半導体装置において、チップ面積を小さくすること、及びオン抵抗が低く、電流駆動能力の高いＤＭＯＳトランジスタを提供することを目的とする。 - 特許庁 - To lower the saturation voltage of a DMOS transistor without lowering breakdown strengths among each element of a bipolar transistor in a semiconductor device on which the bipolar transistor and the DMOS transistor are loaded.
バイポーラトランジスタとＤＭＯＳトランジスタとを搭載した半導体装置において、バイポーラトランジスタの各要素間の耐圧を低下させることなくＤＭＯＳトランジスタの飽和電圧を低下させる。 - 特許庁 - To reduce an ON resistance of a DMOS transistor and to prevent deterioration in strength against an electrostatic discharge.
ＤＭＯＳトランジスタのオン抵抗を低減するとともに、静電破壊強度の劣化を防止する。 - 特許庁 - To reduce the capacity between a gate and a drain in a semiconductor device having a DMOS transistor.
ＤＭＯＳトランジスタを有する半導体装置において、ゲート・ドレイン間容量を小さくする。 - 特許庁 - To provide a semiconductor device capable of effectively bringing out capacity of a DMOS transistor which can allow a current to flow as to a semiconductor device loaded with both of a DMOS transistor and a CMOS.
ＤＭＯＳトランジスタとＣＭＯＳを混載した半導体装置において、ＤＭＯＳトランジスタが電流を流すことができる能力を有効に引き出すことができる半導体装置を提供する。 - 特許庁 - For example, when an output of a CMOS inverter circuit is applied to the gate of the DMOS transistor 9, a low pass filter 10 is inserted between the output of the inverter circuit and the gate of the DMOS transistor 9.
例えば、ＣＭＯＳインバータ回路の出力がＤＭＯＳトランジスタ９のゲートに加わる場合に、インバータ回路の出力とＤＭＯＳトランジスタ９のゲートとの間に、ローパスフィルタ１０を挿入する。 - 特許庁 - The MOS device can be any of IGBT and DMOS according to a semiconductor substrate to be prepared.
ＭＯＳ素子は、準備される半導体基板に応じて、ＩＧＢＴ、ＤＭＯＳのいずれであってもよい。 - 特許庁 - There are provided a depletion MOS transistor (DMOS) 4 connected between an inverting input terminal of the operational amplifier 2 and ground and whose resistance changes with a control signal S1; and a DMOS 7 connected between an output terminal and the inverting input terminal of the operational amplifier 2 and whose resistance varies with a control signal S2.
オペアンプ２は、逆相入力端子とグランドとの間に接続され、制御信号Ｓ１に基づき抵抗値が変化するデプレッション型MOSトランジスタ（DMOS）４と、演算器出力端子と逆相入力端子との間に接続され、制御信号Ｓ２に基づき抵抗値が変化するDMOS７とを有している。 - 特許庁 - A semiconductor chip includes different widths of columns constituting a super-junction structure in a DMOS transistor.
ＤＭＯＳトランジスタにおけるスーパージャンクション構造を構成するコラムの幅が異なるものを半導体チップに備える。 - 特許庁 - Thus, the inverse level shift circuit can be realized at a low cost with excellent reliability without using a Pch-DMOS transistor.
よって、Ｐｃｈ−ＤＭＯＳトランジスタを使用せず、かつ、低コストで信頼性に優れた逆レベルシフト回路を実現できる。 - 特許庁 - Accordingly, the DMOS transistor and other device elements can be mixedly mounted in one region surrounded by an insulated isolation layer 15.
そのため、絶縁分離層１５で囲まれた一つの領域内に、ＤＭＯＳトランジスタと他のデバイス素子を混載できる。 - 特許庁 - To provide a method of manufacturing a DMOS transistor having a small area while exhibiting a high blocking voltage.
高い阻止電圧に対し、小さな面積でＤＭＯＳトランジスタを作製することのできる方法を提供すること。 - 特許庁 - To provide a DMOS switch circuit with a low loss which can be surely turned off without applying any excessive voltage between the gates and sources.
ゲート・ソース間に過大電圧が加わらず、且つ確実にオフできる低損失のＤＭＯＳスイッチ回路を提供する。 - 特許庁 - The Zener diode 2 is formed on a diffusion region (a P-type diffusion region for forming the Zener diode 2), separated from the DMOS transistor 1, in a drain region of the DMOS transistor 1 in different density (or may be in the same density).
ツェナダイオード２は、ＤＭＯＳトランジスタ１のドレイン電極領域内のＤＭＯＳトランジスタ１とは異なる濃度（或いは同濃度であっても良い）で分離された拡散領域（ツェナダイオード２形成用のＰ型拡散領域）上に形成されて成る。 - 特許庁 - A voltage change rate at the time of rise and fall of a voltage pulse impressed to a gate of the DMOS transistor 9 is eased.
ＤＭＯＳトランジスタ９のゲートに印加される電圧パルスにおける立ち上がり時、立ち下がり時の電圧変化率を緩和する。 - 特許庁 - An edge portion of a source layer 5 of the DMOS transistor is disposed so as to recede from an inner corner portion 7A of a gate electrode 7.
ＤＭＯＳトランジスタのソース層５の端部は、ゲート電極７の内側のコーナー部７Ａから後退して配置されている。 - 特許庁 - A drain of the p-channel DMOS transistor is constituted of a p-type high density semiconductor substrate 2 and the epitaxial growth layer 4.
ＰｃｈＤＭＯＳトランジスタのドレインはＰ型高濃度半導体基板２及びエピタキシャル成長層４により構成される。 - 特許庁 - The subsequent gate-forming process is implemented by the same process as a MOS transistor forming process other than DMOS.
これにより、その後のゲート形成工程は、ＤＭＯＳ以外の他のＭＯＳトランジスタ形成工程と同一工程で達成する。 - 特許庁 - To solve the problem of the sidewall and floor region of a trench structure being doped, at the same time in a conventional DMOS transistor.
従来のＤＭＯＳトランジスタでは、トレンチ型構造に関して、側壁のドーピングは床部領域のドーピングと同時に行われる。 - 特許庁 - To solve the problem of the sidewall and floor region of a trench structure being doped, at the same time in conventional DMOS transistors.
従来のＤＭＯＳトランジスタでは、トレンチ型構造に関して、側壁のドーピングは床部領域のドーピングと同時に行われる。 - 特許庁 - This semiconductor device is constituted into a structure, wherein a gate electrode 106C for DMOS is formed on an N-type epitaxial layer 101 on a semiconductor substrate 100.
半導体基板１００上のｎ型のエピタキシャル層１０１にＤＭＯＳ用ゲート電極１０６Ｃを形成する。 - 特許庁 - A DMOS transistor in which a main current flows between the first main surface and second main surface of a silicon substrate is formed.
シリコン基板の第１主面と第２主面との間で主電流が流れるＤＭＯＳトランジスタが形成されている。 - 特許庁 - A DMOS transistor 13 operating on a voltage lower than the lowest DC input voltage of a DC-DC converter 3 is an active element and a bipolar transistor 17 is connected in parallel with the DMOS transistor 13 thus constituting an oscillator 1.
ＤＣ−ＤＣコンバータ３の動作可能最低入力直流電圧より低い電圧で動作するＤＭＯＳトランジスタ１３を能動素子とし、このＤＭＯＳトランジスタ１３に対して並列にバイポーラトランジスタ１７を接続して発振器１を構成する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
