「Dynamic logic」を含む例文一覧(71)
1 2 次へ＞- DYNAMIC LOGIC CIRCUIT
ダイナミック論理回路 - 特許庁 - DYNAMIC LOGIC CIRCUIT
ダイナミック型論理回路 - 特許庁 - DYNAMIC LOGIC CIRCUIT AND DOMINO LOGIC ELEMENT
ダイナミック型論理回路及びドミノ論理素子 - 特許庁 - ADIABATIC DYNAMIC LOGIC CIRCUIT
断熱的ダイナミック論理回路 - 特許庁 - PSEUDO ADIABATIC DYNAMIC LOGIC CIRCUIT
擬似断熱的ダイナミック論理回路 - 特許庁 - DYNAMIC SINGLE MAGNETIC FLUX QUANTUM LOGIC CIRCUIT
ダイナミック型単一磁束量子論理回路 - 特許庁 - To provide a method and a device for mounting dynamic logic having a dynamic programmable logic gate.
動的プログラマブル論理ゲートを持つ動的論理を実装する方法及び装置を提供すること。 - 特許庁 - DYNAMIC LOGIC COVERAGE AREA FOR WIRELESS BASE STATION
無線基地局に対する動的論理カバレッジエリア - 特許庁 - DYNAMIC PROGRAMMABLE LOGIC ARRAY CONTAINING ENABLE DEVICE
イネーブル装置を含む動的でプログラム可能なロジッグアレイ - 特許庁 - POWER CONSUMPTION SUPPRESSION CIRCUIT FOR LOW VOLTAGE DYNAMIC LOGIC
低電圧ダイナミックロジックの電力消耗抑制回路 - 特許庁 - The dynamic reconfiguration logic is coupled to the image sensor.
動的再構成ロジックはイメージセンサに接続されている。 - 特許庁 - METHOD AND DEVICE FOR MOUNTING LOGIC BY USING MASK PROGRAMMABLE DYNAMIC LOGIC GATE
マスク・プログラマブル動的論理ゲートを使用して論理を実装する方法及び装置 - 特許庁 - OUTPUT VOLTAGE CHARACTERISTICS MEASUREMENT DEVICE OF DYNAMIC LOGIC SIGNAL
ダイナミック・ロジック信号の出力電圧特性測定装置 - 特許庁 - ERROR DETECTION SYSTEM AND METHOD THEREOF IN DYNAMIC LOGIC CIRCUIT
ダイナミック論理回路におけるエラー検出装置および方法 - 特許庁 - DYNAMIC LOGIC CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
ダイナミック型論理回路および半導体集積回路装置 - 特許庁 - LOGIC INTEGRATED CIRCUIT HAVING DYNAMIC ALTERNATE FUNCTION, INFORMATION PROCESSING DEVICE USING THE SAME, AND DYNAMIC ALTERNATE METHOD OF LOGIC INTEGRATED CIRCUIT
動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法 - 特許庁 - DIFFERENTIAL SENSE AMPLIFIER CIRCUIT AND DYNAMIC LOGIC CIRCUIT USING THE SAME
差動型センスアンプ回路およびそれを用いた動的論理回路 - 特許庁 - The digital signal processor is coupled to the dynamic reconfiguration logic.
デジタル信号プロセッサは動的再構成ロジックに接続されている。 - 特許庁 - To provide a dynamic programmable logic array containing enable devices.
イネーブル装置を含む動的でプログラム可能なロジッグアレイを提供する。 - 特許庁 - CMOS DYNAMIC LOGIC CIRCUIT USING QUANTUM MECHANICS TUNNEL STRUCTURE
量子力学的トンネル構造を使用するＣＭＯＳダイナミック・ロジック回路 - 特許庁 - A multiplexer in the variable delay circuit is configured with a NMOS dynamic logic circuit.
可変遅延回路内のマルチプレクサをＮＭＯＳダイナミック論理回路で構成する。 - 特許庁 - A multi-stage logic gate is so designed as to have a 1st stage 300 which uses traditional dynamic logic gate design and a 2nd stage 400 which includes a new self-clock dynamic logic gate.
多重ステージ論理ゲートは、伝統的なダイナミック論理ゲート設計を利用する第１ステージ３００と、新しい自己クロック式ダイナミック論理ゲートを含む第２ステージ４００を有する形に設計される。 - 特許庁 - A method and a device are used for eliminating parasitic bipolar discharge of a dynamic logic circuit which includ a silicon-on-insulator(SOI) field-effect transistor(FET) by measuring the set-up time of the logic section of the dynamic logic circuit.
シリコン・オン・インシュレータ（ＳＯＩ）電界効果トランジスタ（ＦＥＴ）を含む動的論理回路の寄生バイポーラ放電を、動的論理回路の論理区画のセットアップ時間を測定することによって排除する方法および装置。 - 特許庁 - The optical navigation circuit includes an image sensor, dynamic reconfiguration logic and a digital signal processor.
光ナビゲーション回路は、イメージセンサ、動的再構成ロジック、及びデジタル信号プロセッサを含む。 - 特許庁 - The logic element 60 can configure a hardware module 61 by the dynamic reconfiguration.
論理エレメント６０は動的再構成によりハードウェアモジュール６１を構成可能である。 - 特許庁 - The dynamic signature analysis circuit creates a dynamic signature representing a partial operation of the digital logic associated with the code block.
動的署名解析回路は、コードブロックに関連付けられたデジタルロジックの一部分の動作を表わす動的署名を作成する。 - 特許庁 - To achieve a dynamic semiconductor storage device suitable for mixed loading with a logic by forming the dynamic semiconductor storage device by using a COMS process.
ＣＭＯＳプロセスで、ダイナミック型半導体記憶装置を形成し、ロジックとの混載に適したダイナミック型半導体記憶装置を実現する。 - 特許庁 - To measure a set-up time of the SOI field effect transistor(FET) of a dynamic logic circuit.
動的論理回路のＳＯＩ電界効果トランジスタ（ＦＥＴ）のセットアップ時間を測定すること。 - 特許庁 - Employing the programmable logic array and a dynamic programmable gate can considerably improve the efficiency of logic blocks almost, without the need for adding of the circuit region.
プログラマブル論理アレイと動的プログラマブル・ゲートを用いることで、回路領域をほとんど追加することなく論理ブロックの効率が大幅に改良される。 - 特許庁 - REFRESHING METHOD, MEMORY SYSTEM, DYNAMIC RANDOM ACCESS MEMORY DEVICE, MEMORY SYSTEM OPERATING METHOD, AND LOGIC EMBEDDED MEMORY SYSTEM
リフレッシュ方法、メモリシステム、ダイナミックランダムアクセスメモリ装置、メモリシステムの動作方法及びロジックエンベディッドメモリシステム - 特許庁 - DYNAMIC LOGIC CIRCUIT USING TRANSISTORS HAVING DIFFERENT THRESHOLD VOLTAGES AND DELAYED LOW THRESHOLD VOLTAGE LEAKAGE PROTECTION
異なる閾値電圧を有するトランジスタと遅延低閾値電圧漏洩保護とを用いるダイナミック論理回路 - 特許庁 - Thus, the effective threshold voltage of the MOS TRs Mp1, Mn1 of the dynamic logic circuit 100 can be increased.
これにより、ダイナミックロジック回路１００のＭＯＳトランジスタＭｐ１、Ｍｎ１の実効しきい電圧が増加する。 - 特許庁 - The initializing method of the dynamic circuit comprises a step of starting the initialization of a dynamic node under a predetermined condition, a step of performing logic evaluation for at least a part of a plurality of input signals, and a step of stopping the initialization of the dynamic node when a logic evaluation result is true.
ダイナミック回路の初期化方法は、所定の条件でダイナミックノードの初期化を開始するステップと、複数の入力信号の少なくとも一部について論理評価を行うステップと、論理評価の結果が真のとき、ダイナミックノードの初期化を停止するステップとを備えている。 - 特許庁 - Both early mode and late mode timings are included, both combinational and sequential circuits are handled, a static CMOS logic circuit in addition to a dynamic logic circuit family is made adaptable.
早モードのタイミングと遅モードのタイミングが含まれ、組合せ回路と順序回路が扱われ、ダイナミック論理回路ファミリに加えて、スタティックＣＭＯＳ論理回路にも対応する。 - 特許庁 - To provide a logic circuit design verifying device for discriminating variables and conditional expressions which are not verified by either the dynamic verification or static verification of a logic circuit.
論理回路の動的検証、静的検証のいずれによっても検証されない変数と条件式とを判別できる論理回路設計検証装置を提供する。 - 特許庁 - A verification apparatus for the logic system described in a hardware description language records information about the state of execution of a dynamic simulation about the logic system, while performing simulation.
ハードウエア記述言語で記述された論理システムの検証装置は、論理システムについて動的シミュレーションを実行しながら、その実行状態に関する情報を記録する。 - 特許庁 - The dynamic headroom controller generates a dynamic headroom control signal having a voltage level that varies depending on the logic state of the current driving circuit activation signal.
ダイナミックヘッドルームコントローラは、電流駆動回路活性化信号の論理状態に応じて変化する電圧レベルを有するダイナミックヘッドルーム制御信号を発生する。 - 特許庁 - To allow control logic information for dynamic control according to user's inputs to be added at any time with respect to CGM.
利用者入力に応じた動的な制御のための制御ロジック情報をＣＧＭ的に随時追加できるようにする。 - 特許庁 - The dynamic logic circuit is then equipped with an output (OUT_3) for obtaining a signal in response to a state at the precharge node.
ダイナミック論理回路はまた、プリチャージノードの状態に応答して信号を得るための出力（ＯＵＴ_3）を備える。 - 特許庁 - To provide a dynamic logic circuit using the transistors having different threshold voltages and delayed low threshold voltage leakage protection.
異なる閾値電圧を有するトランジスタと遅延低閾値電圧漏洩保護を用いるダイナミック論理回路を提供する。 - 特許庁 - To provide a reconfigurable logic circuit having dynamic reconfigurability as an additional function while having a further compact circuit area.
回路面積をさらに小型化しつつ、付加機能として動的再構成性を持たせることができる再構成可能な論理回路を提供する。 - 特許庁 - To provide an output driver circuit which offers control and logic level adjustment for high speed data communications in a synchronous memory such as a synchronous dynamic random access memory (SDRAM).
同期ダイナミックランダムアクセスメモリ（SDRAM）などの同期メモリにおける高速データ通信のための制御および論理レベル調整を提供する出力ドライバ回路。 - 特許庁 - To realize a dynamic logic circuit which operates at a high speed and is lessened in power consumption even under a design rule applied to a region of sub-quarter micron or below.
サブクォータミクロン以下の領域のデザインルールにおいても、ダイナミック型論理回路の動作の高速化及び低消費電力化を実現できるようにする。 - 特許庁 - To highly accurately detect such failure that a logic value is changed by a dynamic interference of a signal change in an adjacent signal line of a circuit to be inspected.
被検査回路の隣接信号線における信号変化の動的干渉によって論理値変化が生じる故障を高精度で検出する。 - 特許庁 - To reduce the occupancy area of a dynamic logic circuit while lightening the load of the circuit or wiring design and securing operation reliability.
ダイナミック論理回路において、回路上あるいは配線設計上の負担が小さく動作信頼性を確保しながら、回路の専有面積を小さくする。 - 特許庁 - During temperature ramp up/down, the control system is provided with a fuzzy control logic and inference engine for automatically switching the dynamic models according to the actual temperature.
温度ランプアップ／ダウン中に、制御系に、実際の温度に従って動的モデルを自動的に切り替えるファジー制御ロジックおよび推論エンジンを与える。 - 特許庁 - When data indicating a high logic level is written in a memory cell, electric charges stored consequently are fewer than stored electric charges under normal operation of a dynamic memory.
高論理レベルを表わすデータがメモリセル内に書込まれる場合には、その結果格納される電荷はダイナミックメモリの通常動作の下における格納電荷よりも小さい。 - 特許庁 - To provide a power consumption suppression circuit for low voltage dynamic logic that can efficiently reduce power consumption due to a sub- threshold leakage current without increasing the chip area.
チップ面積を増大させずにサブ−スレショルド漏泄電流による電力消耗を効率的に減らし得る低電圧ダイナミックロジックの電力消耗抑制回路を提供する。 - 特許庁 - This simulation method is constituted by providing a first process to replace clock frequency of a pattern for logical verification with the lowest motion frequency to establish logic of a dynamic path.
論理検証用パタンのクロック周波数を、ダイナミックパスの論理が成立するための最低動作周波数に置き換える第一の手順を有することによる。 - 特許庁 - The DPLA (Dynamic Programmable Logic Array) uses enable devices, each of which outputs the result of an OR operation to each output line eliminating the clock signal within the OR plane.
本発明のＤＰＬＡ（Ｄｙｎａｍｉｃ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ａｒｒａｙ）はＯＲプレーン内のクロック信号を除去して各出力ラインにＯＲ演算の結果を提供するイネーブル装置が使用される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
