「In Memory」を含む例文一覧(50000)
＜前へ 1 2 .... 30 31 32 33 34 35 36 37 38 .... 999 1000 次へ＞- Either the work memory of the printer is cleared by combining a usable memory clear mode and a page-based memory clear mode, or a command for clearing the work memory is created when the size of memory in use exceeds a usable memory size in cases where print data are rearranged to create output command data.
利用可能メモリクリアモードとページ単位メモリクリアモードを組み合わせて印刷装置のワークメモリをクリアするか、または、印刷データを並べ替えて出力コマンドデータを作成する際に、使用メモリサイズが利用可能メモリサイズを超えたときワークメモリをクリアするコマンドを生成する。 - 特許庁 - The memory area 331 is constituted of plural hierarchical memory cells, that is, a first memory cell 3411 as a memory cell in the fixed minimum size, a second memory cell 3412 in a size obtained by multiplying that size by N (for example, 8), and a third memory cell 3413 obtained by multiplying that size by N.
メモリ領域３３１は、固定された最小サイズのメモリセルとしての第１のメモリセル３４１_1と、これをＮ（たとえば８）倍したサイズの第２のメモリセル３４１_2と、これを更にＮ倍したサイズの第３のメモリセル３４１_3のように複数の階層のメモリセルで構成されている。 - 特許庁 - The first and third memory modules and the second and fourth memory modules are respectively allowed to make pairs, and when failure is caused in one of the first to fourth memory modules, the directory module group writes first write data in the memory modules making a pair among the residual memory modules, and sets cache management areas in the two memory modules among the residual memory modules.
第１及び第３のメモリモジュールと第２及び第４のメモリモジュールは互いにペアを組んでおり、第１乃至第４のメモリモジュールのいずれ一つに故障が発生すると、ディレクタモジュール群は残りのメモリモジュールのうちペアを組んでいるメモリモジュールにファストライトデータを書き込み、さらに、残りのメモリモジュールのうち二つのメモリモジュールにキャッシュ管理領域を設定する。 - 特許庁 - To restore updated data even when the data stored in a cache memory cannot be written back due to a fault in the cache memory in a store-in system.
ストアイン方式のキャッシュメモリにてキャッシュメモリ内に格納したデータを障害により書き戻せない時、更新データを復元することが出来ない。 - 特許庁 - Then, a control part 14 is stored in a memory card 16 in time series of locations.
そして、制御部１４が位置の時系列で、メモリカード１６に記憶する。 - 特許庁 - Data are first read in step S4, when data are written in a phase-change memory.
相変化メモリにデータを書込む際にステップＳ４で一旦データを読出す。 - 特許庁 - In each communication with another station, communication history information is stored in a memory.
他局との通信がある毎に通信履歴情報がメモリに記録される。 - 特許庁 - To prevent delay in processing for handling an anomaly occurring in a memory.
メモリで発生した異常に対処するための処理の遅れを防止する。 - 特許庁 - In a step 130, the corrected respiratory signal is stored in a flash memory 55.
ステップ１３０では、補正した呼吸信号をフラッシュメモリ５５に記憶する。 - 特許庁 - In the first measurement, the measurement data is stored in the memory 41 as it is.
１回目の測定では測定データをそのままメモリ４１に記憶させる。 - 特許庁 - In the cell array 2, the memory cells are arranged in the state of a 2-dimensional matrix.
セルアレイ２内にはメモリセルが２次元マトリクス状に配列されている。 - 特許庁 - Cell arrays CA10 to CA13 are arranged in a memory bank A in each bit and cell arrays CA20 to CA23 are similarly arranged in a memory bank correspondingly in each bit.
メモリバンクＡにセルアレイＣＡ１０〜ＣＡ１３がビット毎に配置され、メモリバンクＢにセルアレイＣＡ２０〜ＣＡ２３が同様にビット毎に対応して配置されている。 - 特許庁 - The address of a memory Mk in an EEPROM 19 is read in a step 310.
ステップ３１０では、ＥＥＰＲＯＭ１９のメモリＭｋのアドレスを読み出す。 - 特許庁 - Enable trains are stored in a tabular form in a memory according to a printhead temperature.
イネーブル列は、プリントヘッド温度に応じてメモリにテーブル形式で保存される。 - 特許庁 - Thus, the memory card is improved in a packaging density and is made low in price.
このため、メモリカードの実装密度が向上し、低価格が実現できる。 - 特許庁 - The corrected waveform data in digital format is stored in a memory (step 46).
この補正したデジタル形式の波形データをメモリに蓄積する（ステップ４６）。 - 特許庁 - The coded parallel data converted with the deserializer is written in the memory, in turn.
メモリには、デシリアライザが変換した符号化パラレル・データが順次書き込まれる。 - 特許庁 - In the line memory 34, in response to a second timing signal ST2, each corrected gradation data contained in line data is stored in each memory section 34a.
ラインメモリ３４は、第２タイミング信号ＳＴ２に応答して、各メモリ部３４ａにラインデータに含まれる補正された各階調データがそれぞれ記憶される。 - 特許庁 - To restore data in a memory into a storage device even when an operating system is crashed in a state where data being not written in the storage device exists in the memory.
記憶装置に書き込まれていないデータがメモリ内にある状態でオペレーティングシステムがクラッシュしても、メモリ内のデータを記憶装置に復旧する。 - 特許庁 - In Step 170, the data of the result of detection stored in the memory is summarized.
ステップ１７０では、メモリに記憶した検出結果のデータを集約する。 - 特許庁 - The values r(0) to r(L) of the record counts indicating the number of record data are recorded in MIC (Memory in Cassette) of the magnetic tape in each of the data areas 152-0 to 152-L exclusive of the ODAs.
ODAを除くデータエリア１５２−０乃至１５２−Ｌのそれぞれにおいて、記録データ数を表すrecord countの値r（０）乃至r（L）が、磁気テープのMIC（Memory in Cassette）に記録される。 - 特許庁 - Section data is included in commuter ticket data 22a to be stored in a memory 22.
メモリ２２に記憶される定期券データ２２ａには区間データが含まれる。 - 特許庁 - a plausible but imagined memory that fills in gaps in what is remembered
覚えていることにおける隙間を埋める、あり得るが想像上の記憶 - 日本語WordNet - In step 170, the combined bird's-eye view image is stored in the image memory B.
ステップ１７０では、合成鳥瞰図画像を画像メモリＢに記憶する。 - 特許庁 - In a step 170, the synthesized bird's-eye view image is stored in the image memory B.
ステップ１７０では、合成鳥瞰図画像を画像メモリＢに記憶する。 - 特許庁 - A sense amplifier SAB#0 disposed between two memory cell arrays MA#00 and MA#01, includes sense amplifiers 62, 63 and spare memory cells SCell00-SCell51 available as spare memory cells of memory cells included in memory cell arrays MA#00, MA#01.
２つのメモリセルアレイＭＡ＃００，ＭＡ＃０１の間に配置されるセンスアンプＳＡＢ＃０は、センスアンプ６２，６３と、メモリセルアレイＭＡ＃００，ＭＡ＃０１に含まれるメモリセルの予備メモリセルとして利用可能なスペアメモリセルＳＣｅｌｌ００〜ＳＣｅｌｌ５１とを含む。 - 特許庁 - A main memory block 5f of the nonvolatile memory 5e is partitioned to a plurality of sub-memory blocks 5m, and a buffer memory 4d provided in a RAM has a 1:1 address correspondence with the sub-memory blocks 5m.
不揮発性メモリ５eの主メモリブロック５ｆを複数のサブメモリブロック５ｍに区画するとともに、ＲＡＭに設けるバッファメモリ４ｄを、該サブメモリブロック５ｍと一対一のアドレス対応関係を有するものとしておく。 - 特許庁 - A programmer's arbitrary specification can use the cache memory 21 as fixed address memory in way units, so that the cache memory 21 can be partly used as a fast memory requiring no data consistency with a main memory.
プログラマの任意の指定により、キャッシュメモリ２１をウェイ単位で固定アドレスメモリとして使用できるようにしたため、キャッシュメモリ２１の一部を、メインメモリとのデータの一貫性を要求しない高速メモリとして利用できる。 - 特許庁 - To reduce the number of data writing operations into a flash memory and data transfer operations to the flash memory from a buffer inside a memory controller without interfering with access to the flash memory by a host system, in a flash memory system.
フラッシュメモリシステムにおいて、ホストシステムによるフラッシュメモリへのアクセスに支障を来たさずに、メモリコントローラ内のバッファからフラッシュメモリへのデータ転送動作及びフラッシュメモリへのデータ書込み動作の実行回数を減らす。 - 特許庁 - This memory control circuit is used for an apparatus developing data stored in the nonvolatile memory to the high-speed memory and operating according to the developed data, and controls the development of the data to the high-speed memory from the nonvolatile memory.
メモリ制御回路は、不揮発性メモリに記憶されたデータを、高速メモリに展開して、展開されたデータに応じて動作する機器に用いられ、不揮発性メモリから前記高速メモリへの前記データの展開を制御する。 - 特許庁 - The central switch is physically located on a memory board and made effective for providing a point-to-point bus between the memory controller and a memory device on the memory module in the combination with the parallel connection of the memory module.
中央スイッチはマザーボード上に物理的に配置され、メモリモジュールの並列接続との組み合わせにおいてメモリコントローラとメモリモジュール上のメモリデバイスとの間のポイントツーポイントバスを提供するのに役立つ。 - 特許庁 - To provide a technology which can obtain a large-capacity nonvolatile semiconductor memory without enlarging a power circuit which is a peripheral circuit to a nonvolatile semiconductor memory in a nonvolatile semiconductor memory device from a viewpoint that the large capacity of a nonvolatile semiconductor memory requires a large-capacity memory to consequently enlarge a power circuit including a peripheral charge pump circuit.
不揮発性半導体メモリ装置において、不揮発性半導体メモリの大容量化は、メモリの大容量化に伴い周辺であるチャージポンプ回路を含む電源回路も増大してしまう。 - 特許庁 - In the case where the free capacity of the memory is less than the optimal capacity and equal to or more than a guarantee memory capacity that is a total sum of memory capacities required for processing of the filters, the memory controller 20 allocates the guarantee memory capacity.
また、メモリの空き容量が、最適容量よりも少なく、かつ各フィルタの処理に必要なメモリ容量の総和である保障メモリ容量以上である場合は、保障メモリ容量を割り当てる。 - 特許庁 - The memory element has a memory cell (202) electrically-communicating with a node (A), when first voltage is applied to the memory cell, the memory element is operated so as to indicate a binary value concerning data stored in the memory cell during read-out operation.
メモリ素子は、ノード（Ａ）と電気通信するメモリセル（２０２）を有し、第１の電圧がメモリセルに印加されたとき、読出し動作中にメモリセルに記憶されたデータと関連した２進値を示すように動作する。 - 特許庁 - To provide a memory control system, a memory controller, and a memory control method, having improved reliability by continuing mirroring operation when failure has occurred in a memory module of mirroring configuration without installing a preliminary memory module.
予備のメモリモジュールを設けず、ミラーリング構成のメモリモジュールに障害が発生したとき、ミラーリング動作を継続させ、信頼性を向上したメモリ制御システム、メモリ制御装置、メモリ制御方法を提供する。 - 特許庁 - That is, by changing the data flash memory cell from a binary memory cell to a multi-value memory cell, deterioration in the retention characteristics is prevented to achieve the high-reliability data flash memory cell, while reducing occupied area of the data flash memory cell.
つまり、データフラッシュメモリセルを２値メモリセルから多値メモリセルに変更することにより、リテンション特性の劣化を防止して信頼性の高いデータフラッシュメモリセルを実現し、かつ、データフラッシュメモリセルの占有面積を低減する。 - 特許庁 - To facilitate a countermeasure in a case in which the size of an original is not known before the execution of the scan of the original in an image processor using an image memory (semiconductor memory) and a storage memory in common.
画像メモリ（半導体メモリ）と蓄積メモリを併用した画像処理装置において、原稿スキャン実行前に原稿サイズが分かっていない場合にも対応することができるようにする。 - 特許庁 - This allows the images to be developed in tile units in a memory, thereby avoiding shortage of the memory capacity even in an apparatus or system having a small mounted memory capacity to result in that it is free from various restrictions.
これにより、タイル単位で画像をメモリに展開すれば良いことから、実装メモリ量が少ない装置やシステムであってもメモリ不足を回避することができ、各種の制約を受けることがなくなる。 - 特許庁 - To increase a write/read/speed to/from a memory in the inside of an LSI attended with increase in a replaced memory capacity and to reduce increase in the memory capacity in the LSI having a time division exchange function.
時分割交換機能を有するＬＳＩにおける、交換容量の増大に伴うＬＳＩ内部のメモリの書き込み、読み出し速度の高速化、およびメモリ容量の増加を低減すること。 - 特許庁 - A CPU 1 writes the data A, B, C, D, E in respective areas within the first memory area 11 provided in a data storage part 3, and writes the data in order also in the second memory area 12 and the third memory area 13.
ＣＰＵ１は、データＡ，Ｂ，Ｃ，Ｄ，Ｅをデータ記憶部３に設けられた第１のメモリエリア１１内の各エリアに書き込み、さらに、第２のメモリエリア１２及び第３のメモリエリア１３にも順に書き込む。 - 特許庁 - To attain the output of readout data in a short time in a nonvolatile memory device on which a large capacity of buffer memory is loaded for controlling a nonvolatile memory large in write-in unit.
書き込み単位の大きな不揮発性メモリを制御するために容量の大きなバッファメモリを搭載した不揮発性記憶装置において、短時間での読み出しデータの出力を実現する。 - 特許庁 - In the semiconductor memory device and method, a flash memory cell array fabricated in a well is included together with memory cells in the same column connected to each other in series and connected to respective bit lines.
半導体メモリデバイス及び方法は、お互いに連続して接続され、それぞれのビット線に接続された同一の列におけるメモリセルとともに、ウェル内に形成されたフラッシュメモリセルアレイを含む。 - 特許庁 - To provide a semiconductor memory, in which the improvement in the speed and decrease in the consumed electric current are possible, in the semiconductor memory which is provided with a self refresh function and of which the memory array is formed from a DRAM.
セルフリフレッシュ機能を備えメモリアレイがＤＲＡＭにより形成された半導体記憶装置において、高速化及び消費電流の低減が可能な半導体記憶装置を提供する。 - 特許庁 - In the memory chip 10, data temporarily stored in the corresponding data registers are written in parallel to addresses of the memory cell arrays temporarily stored in the address registers corresponding to the memory cell arrays which are to record the data.
メモリチップ１０においては、データを記録すべきメモリセルアレイに対応するアドレスレジスタが一時記憶しているメモリセルアレイのアドレスに、対応するデータレジスタが一時記憶しているデータを並列的に書き込む。 - 特許庁 - A storage control program stored in a flash memory 101 is executed by a CPU 102 so that board unique information stored in the flash memory 101 can be stored in a non-volatile memory 103 in the same way.
フラッシュメモリ１０１に記憶された記憶制御プログラムをＣＰＵ１０２が実行することで同じくフラッシュメモリ１０１に記憶されたボード固有情報を不揮発性メモリに１０３に記憶する。 - 特許庁 - The same information is stored in a memory in a regulator and a memory in an open control unit, and the information of the open control unit is transmitted to the memory of the regulator under the preset condition.
レギュレータのメモリ内および開制御装置のメモリ内に同一の情報が格納されており、開制御装置の情報は設定された条件のもとでレギュレータのメモリに伝送される。 - 特許庁 - A memory unit 50 comprises a data processing section, in which the image data supplied through the image input unit is processed and a memory section, and the image data processed in the data processing section is stored in the memory section.
また、メモリ部５０には、画像入力部から供給された画像データを処理するデータ処理部とメモリを設けて、データ処理部で処理された画像データをメモリに記憶させる。 - 特許庁 - Program information from an external memory 40 is downloaded and stored in a program information memory 90 and voice dictionary data included in the program information are stored in a voice dictionary memory 50.
外部メモリ４０からの番組情報をダウンロードして番組情報メモリ９０に記憶するとともに、番組情報に含まれる音声辞書データを音声辞書メモリ５０に記憶する。 - 特許庁 - The memory access control section reads out various information (such as residual quantity of ink and the date of start of use) stored in each nonvolatile memory and stores it in RAM in the memory access control section.
メモリアクセス制御部は、各不揮発性メモリに格納されている各種の情報（インク残量，使用開始年月等）を読出してメモリアクセス制御部内のＲＡＭに格納する。 - 特許庁 - To provide a semiconductor memory in which no delay difference in reading timing of data is caused and a selection gate can be arranged in the pitch of a memory cell even when the size of the memory cell is micronized.
データの読出しタイミングの遅延差を発生させず、メモリセルのサイズが微細化されたときにもメモリセルのピッチに選択ゲートを配置可能な半導体記憶装置を提供する。 - 特許庁
