「In Memory」を含む例文一覧(50000)
＜前へ 1 2 .... 33 34 35 36 37 38 39 40 41 .... 999 1000 次へ＞- To provide a portable mobile communication device having an internal memory that is expandable through a plug-in memory.
差込式メモリを通して拡張可能な内部メモリを有する携帯移動通信装置を提供する。 - 特許庁 - To quickly transfer image data on a memory to a print engine by DMA(direct memory access) in an image forming device.
画像形成装置においてメモリ上のイメージデータをＤＭＡにより高速に印刷エンジンに転送する。 - 特許庁 - To provide a memory card capable of determining memory devices in which device codes are not fixed yet.
デバイスコードが確定されていない種類のメモリデバイスを判別できるメモリカードを提供することにある。 - 特許庁 - To provide a memory device which reduces processing time in addition to using a memory effectively.
メモリを有効に活用させたうえ処理時間の短縮を図ったメモリ装置を提供することにある。 - 特許庁 - METHOD FOR TRANSFERRING PROGRAM FROM OUTSIDE MEMORY TO BUILT-IN MEMORY AND MICROCOMPUTER USING THE TRANSFER METHOD
外部メモリから内蔵メモリへのプログラム転送方法およびその転送方法を用いたマイクロコンピュータ - 特許庁 - The resistance-change semiconductor memory has first through fourth memory cells arranged in the first direction.
実施形態によれば、抵抗変化型半導体メモリは、第1方向に並ぶ第1乃至第4メモリセルを備える。 - 特許庁 - To reduce read errors of stored-value caused by the variation of characteristics of a memory transistor in a semiconductor memory.
半導体メモリにおいて、メモリトランジスタの特性ばらつきに起因する記憶値の誤読み出しを低減する。 - 特許庁 - A memory write processing part 6 writes testing data read out of a ROM 4 in the nonvolatile memory 9.
メモリライト処理部６は、ＲＯＭ４から読み出した試験用データを不揮発性メモリ９に書き込む。 - 特許庁 - Deciding memory cells JMC0-JMCn are provided, in addition to 1T/1C-type memory cells MC0-MCn.
１Ｔ／１Ｃ型メモリセルＭＣ０〜ＭＣｎに加えて、判定用メモリセルＪＭＣ０〜ＪＭＣｎが設けられる。 - 特許庁 - In the path metric module, the third designated path memory is calculated from a first and second designated path memory.
パス・メトリック・モジュールでは、第３の指定パス・メモリを第１および第２の指定パス・メモリから計算する。 - 特許庁 - The memory cell is connected in parallel with a paired bit line and 1-bit data is stored by two memory cells.
対をなすビット線に並行してメモリセルを接続し、２つのメモリセルで１ビットのデータを記憶する。 - 特許庁 - The image data applied with the pre-filtering process are stored in a texture memory 230 by a texture memory control 220.
プリフィルタリング処理された画像データは、テクスチャメモリコントロール２２０によりテクスチャメモリ２３０に記憶される。 - 特許庁 - The semiconductor memory device includes a memory cell (MC) including a variable resistance film and a diode connected in series.
半導体記憶装置は、直列接続された抵抗変化膜およびダイオードを含んだメモリセル（MC）を含む。 - 特許庁 - To provide a semiconductor memory in which a leak current can be prevented even if a defective memory is caused.
不良メモリが発生してもリーク電流を防止できる半導体記憶装置を提供すること。 - 特許庁 - To easily and surely and accurately rewrite even a rewritable flash memory in a different memory size.
異なったメモリサイズの書込可能なフラッシュメモリでも、簡単、確実かつ正確に書き換えることができる。 - 特許庁 - To provide a non-volatile semiconductor memory in which the programming time of a memory cell can be drastically shortened.
メモリセルのプログラム時間を大幅に短縮可能である不揮発性半導体記憶装置を提供する。 - 特許庁 - To select size of a memory cell block to be erased in erasing operation of a flash memory.
フラッシュメモリの消去動作時に、消去する対象のメモリセルブロックのサイズを選択できるようにする。 - 特許庁 - A peripheral circuit for driving a memory cell transistor in a memory cell array includes at least a first transistor.
メモリセルアレイ中のメモリセルトランジスタを駆動するための周辺回路は、少なくとも第１のトランジスタを含む。 - 特許庁 - In each group of the memory segments, the N memory segments comprises each data segment and one parity segment.
メモリセグメントの各グループにおいて、Ｎ個のメモリセグメントは各データセグメントおよび１個のパリティセグメントから成る。 - 特許庁 - A system and a method for performing reading operation from a memory cell (12) in a memory cell string are provided.
メモリセルストリング内のメモリセル(12)からの読み出し動作を行うためのシステム及び方法を提供する。 - 特許庁 - A defective address discriminating section 4 stores the addresses of defective memory cells included in a plurality of memory macro-blocks.
不良アドレス判定部４は複数のメモリマクロブロック１，２に含まれた不良メモリセルのアドレスを記憶する。 - 特許庁 - APPARATUS HAVING MULTI-LEVEL CELL (MLC) MAGNETIC MEMORY CELL AND METHOD OF STORING DATA IN MULTI-LEVEL CELL MAGNETIC MEMORY
マルチレベルセル（ＭＬＣ）磁気メモリセルを有する装置およびマルチレベルセル磁気メモリにデータを記憶させる方法 - 特許庁 - MEMORY ACCESS CONTROL METHOD AND DEVICE IN IC CARD EQUIPPED WITH FLASH MEMORY, AND PROGRAM STORAGE MEDIUM
フラッシュメモリ搭載ＩＣカードにおけるメモリアクセス制御方法および装置並びにプログラム記憶媒体 - 特許庁 - METHOD AND SYSTEM FOR SUPPLIER-BASED MEMORY SPECULATION IN MEMORY SUBSYSTEM OF DATA PROCESSING SYSTEM
データ処理システムのメモリ・サブシステムにおける供給者ベースのメモリ・スペキュレーションのための方法およびシステム - 特許庁 - To provide a memory access controller capable of performing efficient data processing in response to an arbitrary memory access request.
任意のメモリアクセス要求に対して、効率的なデータ処理ができるメモリアクセス制御装置を提供する。 - 特許庁 - Further, a data decoding procedure is stored in the memory card, and the first data are then deleted from the memory device.
さらに、データ復号化手順をメモリカードに記憶し、その後、第１のデータをメモリデバイス上から削除する。 - 特許庁 - Once the memory adapter 15 is inserted in the card slot 122, the music player 12 can access the memory card 11.
カードスロット１２２にメモリアダプタ１５を挿入すると、音楽プレーヤ１２はメモリカード１１にアクセス可能となる。 - 特許庁 - The bit error map is temporarily stored in memory banks 2, 3, 4 other than a memory bank 1 being just tested.
ビットエラーマップは、丁度テストされているメモリバンクとは別のメモリバンクの半導体メモリに一時記憶される。 - 特許庁 - To efficiently increase a rewritable frequency even in a memory having an uncertain initial value such as a complementary type memory.
相補型等の初期値不定のメモリにおいても、効率的に書き換え可能回数を増加させる。 - 特許庁 - The controller 11 copies the information 52 from the memory card 2 to the flash memory 12 in accordance with the loaded program.
制御部１１は、ロードしたプログラムに従って、メモリカード２内の情報５２をフラッシュメモリ１２へコピーする。 - 特許庁 - A differentiation circuit 42 differentiates the data of the memory 40 with the threshold Vth, and stores the result in a memory 44.
微分回路４２は、メモリ４０のデータを閾値Ｖｔｈで微分し、結果をメモリ４４に格納する。 - 特許庁 - To manage data by a method suitable for a flash memory whose capacity is small such as a built-in flash memory.
内蔵フラッシュメモリのように容量の小さいフラッシュメモリに適した方法でデータを管理すること。 - 特許庁 - The signal S33 is written in a prescribed area of a frame memory 15 through a memory control circuit 14.
信号Ｓ３３は、メモリ制御回路１４を介してフレームメモリ１５の所定の領域に書き込まれる。 - 特許庁 - To carry out long term preservation of data by using a memory device such as a flash memory device in a storage system.
本発明のストレージシステムは、フラッシュメモリデバイスのようなメモリデバイスを用いてデータを長期保存する。 - 特許庁 - To increase the data transfer speed of a memory system in which a plurality of memory modules are stacked by using a mezzanine connector.
複数のメモリモジュールをメザニン・コネクタを用いて積層したメモリシステムのデータ転送速度を増加させる。 - 特許庁 - Traffic information in the data memory 112 on a route is stored at a list display data memory 113 for each 30 seconds.
ルート上データメモリ１１２の交通情報を３０秒ごとにリスト表示データメモリ１１３に記憶する。 - 特許庁 - Information recorded in the IC memory chip 37 can be taken out externally using an IC memory reader 43.
これらの情報は、ＩＣメモリリーダ４３を使用して、本体１１の外部から取り出すことができる。 - 特許庁 - To improve rigidity of an adapter for a memory card in which a small memory card is inserted.
本発明は小型メモリカードが挿入されるメモリカード用アダプタの剛性を高めることを課題とする。 - 特許庁 - In the case a memory full state or a memory near full state takes place, part of the image data is stored and part of the image data is aborted.
メモリフルやメモリニアフルが発生した場合には、画像データの一部を保持し、一部を破棄する。 - 特許庁 - This semiconductor processor has a first nonvolatile memory (21) in which memory information is erased in first data length; a second nonvolatile memory (22) in which memory information is erased in second data length; and a CPU (2).
本発明に係る半導体処理装置は、第１データ長単位に記憶情報の消去が行われる第１の不揮発性メモリ（２１）と第２データ長単位に記憶情報の消去が行われる第２の不揮発性メモリ（２２）とＣＰＵ（２）とを有する。 - 特許庁 - In a read-out circuit 11, when a transistor is in a off-state in the consequence of that read-out is performed for memory transistors T11-T13 in a memory block cell book Y, a switch S1 is turned on, and substrate bias voltage is applied to the memory transistors T01-T03 of the memory cell block X.
読み出し回路１１は、メモリセルブックＹのメモリトランジスタＴ１１〜Ｔ１３に対する読み出しを行った結果、トランジスタ・オフであったならば、スイッチＳ１をオンし、メモリセルブロックＸのメモリトランジスタＴ０１〜Ｔ０３に基板バイアスを印加する。 - 特許庁 - All the path-fail data of a plurality of memory circuits built in a system LSI are stored in the failure analysis memory for collecting the path-fail data in a semiconductor memory test device, and the path-fail data are read from the failure analysis memory in batch (step S22).
半導体メモリのテスト装置内のパスフェイルデータ収集用不良解析メモリへ、システムＬＳＩに内蔵された複数のメモリ回路のパスフェイルデータをすべて格納し、その不良解析メモリから一括してパスフェイルデータを読み出す（ステップＳ２２）。 - 特許庁 - In a read-out circuit 10, when a transistor is in a off-state in the consequence of that read-out performed for memory transistors T01-T03 in a memory block cell block X, a switch S2 is turned on, and substrate bias voltage is applied to memory transistors T11-T13 of a memory cell block Y.
読み出し回路１０は、メモリセルブックＸにおけるメモリトランジスタＴ０１〜Ｔ０３に対する読み出しを行った結果、トランジスタ・オフであったならば、スイッチＳ２をオンし、メモリセルブロックＹのメモリトランジスタＴ１１〜Ｔ１３に基板バイアスを印加する。 - 特許庁 - At a packet classification request, the control logic retrieves a rule memory entry from the rule memory and a criterion memory entry specified by a criterion memory pointer in the rule memory entry and further performs operation prescribed by an operator in the rule memory entry with a value in the criterion memory entry and the corresponding value included in the classification request.
制御ロジックが、パケット分類要求に応答し、規則メモリからの規則メモリエントリを検索し、その規則メモリエントリ内の判定基準メモリポインタによって特定される判定基準メモリエントリを検索し、さらにその判定基準メモリエントリ内の値と、その分類要求に含まれる対応する値において、規則メモリエントリ内の演算子によって規定される演算を実行する。 - 特許庁 - When the memory circuit is not in operation , the arbitration circuit allows memory access to the memory circuit in response to the first or second timing signal of the first or second port, and, when the memory circuit is in operation, the arbitration circuit enables memory access to the memory circuit corresponding to the first or second timing signal in response to the memory operation end signal.
上記調停回路は、上記メモリ回路が非動作状態のときは上記第１又は第２ポートの上記第１又は第２タイミング信号に対応して上記メモリ回路のメモリアクセスを可能とし、上記メモリ回路が動作状態のときには上記メモリ終了信号を待って上記第１又は第２タイミング信号に対応した上記メモリ回路のメモリアクセスを可能とする。 - 特許庁 - A two-port memory 6 is composed of a two-port SRAM with the same configuration as that of a two-port SRAM constituting a two-port memory 3 in a FIFO memory 2.
２ポートメモリ６は、ＦＩＦＯメモリ２において２ポートメモリ３を構成する２ポートＳＲＡＭと同一構成の２ポートＳＲＡＭからなる。 - 特許庁 - To provide a charge trap flash memory cell with multi-doped layers in an active region, a memory array using the memory cell and an operating method of the same.
アクティブ領域に複数層のドーピング層を有する電荷トラップフラッシュメモリセルとこれを利用したメモリアレイ及びその動作方法の提供。 - 特許庁 - Each row selector corresponds respectively to a memory block of each mat of the memory device, and selects a corresponding memory block in response to block selection information.
各行選択器はメモリ装置の各メットのメモリブロックに各々対応し、ブロック選択情報に応答して対応するメモリブロックを選択する。 - 特許庁 - Rows including a defective memory cell are replaced by redundancy memory cells independently in each of a pair of memory block interposing a pair of row decoder 11.
１対のロウデコーダ１１を挟む１対のメモリブロックの各々で独立に、欠陥メモリセルを含む行が冗長メモリセルの行に置換される。 - 特許庁 - To realize memory hot swap for exchanging a main memory in which a fault occurs with a normal memory without turning a power of an information processing apparatus off.
情報処理装置の電源を切ること無く、障害が発生した主メモリを正常なメモリに交換するメモリホットスワップを実現する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
