「Layout-Design」を含む例文一覧(1257)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 25 26 次へ＞
  • To facilitate layout design of an organic EL device.
    有機ＥＬデバイスのレイアウト設計を容易にする。 - 特許庁
  • CHIP LAYOUT DESIGN METHOD AND COMMON LIBRARY CELL
    チップレイアウト設計方法および共通ライブラリセル - 特許庁
  • DESIGN AND LAYOUT OF PHASE SHIFTING PHOTOLITHOGRAPHIC MASK
    位相シフト・ホトリソグラフイック・マスクのレイアウト及び設計 - 特許庁
  • Accrual and Duration of Layout-Design Exploitation Right
    回路配置利用権の発生及び存続期間 - 日本法令外国語訳データベースシステム
  • SEMICONDUCTOR INTEGRATED CIRCUIT AND LAYOUT DESIGN APPARATUS
    半導体集積回路およびレイアウト設計装置 - 特許庁
  • LAYOUT METHOD AND DESIGN METHOD OF MICROCOMPUTERS
    マイクロコンピュータのレイアウト方法および設計方法 - 特許庁
  • To provide a layout design apparatus and a layout design method capable of automatically selecting a dummy cell usable for a layout design change.
    レイアウト変更に用いるダミーセルを、自動的に選択することのできるレイアウト設計装置およびレイアウト設計方法を提供することを目的とする。 - 特許庁
  • To provide an automatic layout design system capable of performing layout design in a uniform quality in case of performing the same layout design.
    同じレイアウト設計を行う場合においても、均一な品質でレイアウト設計を行うことが可能なレイアウト自動設計システムを提供することを目的とする。 - 特許庁
  • AUTOMATIC LAYOUT AND WIRING DESIGN METHOD FOR INTEGRATED CIRCUIT, AUTOMATIC LAYOUT AND WIRING DESIGN APPARATUS THEREFOR, AUTOMATIC LAYOUT AND WIRING DESIGN SYSTEM THEREFOR, CONTROL PROGRAM AND READABLE RECORDING MEDIUM
    集積回路の自動配置配線設計方法、その自動配置配線設計装置、その自動配置配線設計システム、制御プログラムおよび可読記録媒体 - 特許庁
  • LAYOUT DESIGN SYSTEM AND DESIGN METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
    レイアウト設計システムおよび半導体集積回路装置の設計方法 - 特許庁
  • The layout is representative of a desired design data hierarchy.
    このレイアウトは所望のデザイン・データ階層を表す。 - 特許庁
  • To provide a method for routing an integrated circuit design layout.
    集積回路設計レイアウト用のルーティング方法。 - 特許庁
  • LAYOUT DESIGN METHOD, INTEGRATED CIRCUIT, AND ELECTRONIC APPARATUS
    レイアウト設計方法、集積回路、及び電子機器 - 特許庁
  • LAYOUT DESIGN METHOD, DEVICE, PROGRAM AND RECORD MEDIUM
    レイアウト設計方法、装置、プログラム及び記録媒体 - 特許庁
  • Chapter II Registration of Establishment of Layout-Design Exploitation Right
    第二章　回路配置利用権の設定の登録 - 日本法令外国語訳データベースシステム
  • HEURISTIC ROUTING FOR ELECTRONIC DEVICE LAYOUT DESIGN
    電子デバイスレイアウト設計のためのヒューリスティックルーティング - 特許庁
  • SEMICONDUCTOR INTEGRATED CIRCUIT AND LAYOUT DESIGN METHOD
    半導体集積回路およびレイアウト設計方法 - 特許庁
  • LAYOUT DESIGN DEVICE FOR SEMICONDUCTOR INTEGRATED CIRCUIT, LAYOUT DESIGN METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT, AND PROGRAM
    半導体集積回路のレイアウト設計装置、半導体集積回路のレイアウト設計方法及びプログラム - 特許庁
  • To achieve a reduced power consumption in a logic design and a layout design.
    論理設計及びレイアウト設計における低消費電力化実現する。 - 特許庁
  • DESIGN METHOD FOR SEMICONDUCTOR PACKAGE AND SEMICONDUCTOR PACKAGE LAYOUT DESIGN DEVICE
    半導体パッケージの設計方法及び半導体パッケージレイアウト設計装置 - 特許庁
  • NOVEL LAYOUT DESIGN OF MICRO SCRATCH DRIVE ACTUATOR
    微小スクラッチ駆動アクチュエータの新規なレイアウト設計 - 特許庁
  • To obtain a fixing apparatus in which a layout design is facilitated.
    レイアウト設計が容易となる定着装置を得る。 - 特許庁
  • LAYOUT DESIGN METHOD AND DATA LIBRARY PROVIDING METHOD
    レイアウト設計方法及びデータライブラリの提供方法 - 特許庁
  • DESIGN METHOD FOR LAYOUT OF ANALOG SEMICONDUCTOR INTEGRATED CIRCUIT
    アナログ半導体集積回路のレイアウト設計方法 - 特許庁
  • HIERARCHICAL LAYOUT DESIGN OF SEMICONDUCTOR INTEGRATED CIRCUIT
    半導体集積回路の階層レイアウト設計方法 - 特許庁
  • DESIGN LAYOUT CREATION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT
    半導体集積回路の設計レイアウト作成方法 - 特許庁
  • METHOD OF AUTOMATICALLY CHANGING MASK LAYOUT DESIGN FOR ANALOG IC
    アナログＩＣのマスクレイアウト設計自動変更方法 - 特許庁
  • To reduce man-hours in layout design, and to largely shorten a layout design period by efficiently and automatically performing the layout of respective cells.
    各セルを効率よく自動レイアウトすることにより、レイアウト設計における工数を低減し、レイアウト設計期間を大幅に短縮する。 - 特許庁
  • To perform design by efficiently editing layout data.
    レイアウトデータを効率よく編集して設計をおこなう。 - 特許庁
  • SEMICONDUCTOR DEVICE AND ITS LAYOUT DESIGN METHOD AND RECORDING MEDIUM RECORDING LAYOUT DESIGN PROGRAM
    半導体装置のレイアウト設計方法、およびレイアウト設計プログラムを記録した記録媒体、並びに半導体装置 - 特許庁
  • BASE STATION LAYOUT DESIGN METHOD FOR WIRELESS COMMUNICATION SYSTEM AND RECORDING MEDIUM WITH BASE STATION LAYOUT DESIGN PROGRAM RECORDED THEREON
    無線通信システムの基地局配置設計方法及び基地局配置設計プログラムを記載した記録媒体 - 特許庁
  • To contribute to reduction in load of layout design by supporting a detailed layout design for buildings, in consideration of construction constraints.
    施工を見据えたレイアウトの詳細な設計を支援可能とし、レイアウト設計の負荷低減に貢献する。 - 特許庁
  • METHOD AND DEVICE FOR CHANGING LAYOUT DESIGN
    レイアウト設計変更方法及びレイアウト設計変更装置 - 特許庁
  • PROGRESS MANAGEMENT SYSTEM OF PCB LAYOUT DESIGN, INFORMATION PROCESSING DEVICE AND PROGRESS MANAGEMENT METHOD OF PCB LAYOUT DESIGN
    ＰＣＢレイアウト設計の進捗管理システム、情報処理装置およびＰＣＢレイアウト設計の進捗管理方法 - 特許庁
  • Article 12 (1) The effect of a layout-design exploitation right shall not extend to any exploitation of layout-design which is created by other persons.
    第十二条　回路配置利用権の効力は、他人が創作した回路配置の利用には、及ばない。 - 日本法令外国語訳データベースシステム
  • DESIGN VERIFICATION METHOD AND SYSTEM FOR SEMICONDUCTOR LAYOUT DATA
    半導体レイアウトデータの設計検証方法及びシステム - 特許庁
  • SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS LAYOUT DESIGN TECHNIQUE
    半導体集積回路及びそのレイアウト設計手法 - 特許庁
  • LAYOUT METHOD OF SEMICONDUCTOR CIRCUIT, PROGRAM, DESIGN SUPPORT SYSTEM
    半導体回路のレイアウト方法、プログラム、設計支援システム - 特許庁
  • Therefore, layout design and layout verification, etc. can be prevented from becoming complicated.
    このため、レイアウト設計およびレイアウト検証等が煩雑になることを防止できる。 - 特許庁
  • Infringement of patent right, petty patent right, industrial design right and layout design of integrated circuits right are as follows:
    特許、小特許、意匠、集積回路の侵害は以下の通りである。 - 特許庁
  • LSI LOGICAL DESIGN SUPPORT SYSTEM IN CONSIDERATION OF LAYOUT DESIGN AND ITS METHOD
    レイアウト設計を考慮したＬＳＩ論理設計支援システム及びその方法 - 特許庁
  • To provide a layout design method for reducing the load of the layout operation of a power transistor.
    パワートランジスタのレイアウト作業の負担を軽減できるレイアウト設計方法を提供する。 - 特許庁
  • CLOCK DISTRIBUTION ELEMENT AND LAYOUT DESIGN METHOD USING SAME
    クロック分配素子及びそれを用いたレイアウト設計方法 - 特許庁
  • The method also includes performing a first timing analysis of the design and the layout and updating the design and the layout.
    本方法はデザイン及びレイアウトの第１のタイミング分析を実行し、デザイン及びレイアウトを更新することも含む。 - 特許庁
  • LAYOUT DESIGN METHOD AND DEVICE FOR SEMICONDUCTOR INTEGRATED CIRCUIT
    半導体集積回路のレイアウト設計方法及び装置 - 特許庁
  • "protected layout-design (topography)" has the meaning assigned to that term by section 2(1) of the Layout-design (Topography) of Integrated Circuits Ordinance (Cap.445);
    「保護された回路配置」とは，集積回路の回路配置条例(Cap.445)第2条(1)による当該用語の意味を有する。 - 特許庁
  • The layout can include design netlists and library cells.
    レイアウトは、設計ネットリストとライブラリセルを備えることが出来る。 - 特許庁
  • To eliminate a failure in design and layout of pierced parts.
    ピアス部品の設計およびレイアウトミスをなくすことにある。 - 特許庁
  • The layout includes blocks that partition a chip area of the design.
    レイアウトはデザインのチップ領域を区分けするブロックを含む。 - 特許庁
  • DESIGN METHOD OF MULTILAYER WIRING LAYOUT FOR SEMICONDUCTOR DEVICE, AND RECORDING MEDIUM WITH MULTILAYER WIRING LAYOUT DESIGN PROGRAM RECORDED
    半導体装置の多層配線レイアウトの設計方法、および多層配線レイアウト設計プログラムを記録した記録媒体 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 25 26 次へ＞

例文データの著作権について