「Layout」を含む例文一覧(12076)
＜前へ 1 2 .... 139 140 141 142 143 144 145 146 147 .... 241 242 次へ＞- To provide a semiconductor module capable of attaining the acceleration even if a layout method of a semiconductor device is diversified, and a method of arranging the semiconductor device.
半導体装置のレイアウト方法が多様化しても、高速化を図ることが可能な半導体モジュール及び半導体装置の配置方法を提供にする。 - 特許庁 - A plurality of fundamental patterns is prepared which can be depicted by ejection with an ink-jet device and a desired layout of an integrated circuit is implemented by combining the fundamental patterns.
インクジェット装置で吐出して描くことの可能な基本パターンを複数用意し、それらを組み合わせて所望の集積回路のレイアウトを行う。 - 特許庁 - Thus it is possible to increase the packaging density of electronic components mounted on the printed wiring board and increase flexibility in the layout design of the printed wiring board.
従って、プリント配線板に実装される電子部品の実装密度を大きくすることができ、プリント配線板のレイアウト設計の自由度を増すことができる。 - 特許庁 - To shorten a design time (TAT) in a layout design for a semiconductor integrated circuit with a well given different potential from a substrate potential.
基板電位と異なる電位が与えられるウェルを有する半導体集積回路のレイアウト設計において、設計時間（ＴＡＴ）を短縮させる。 - 特許庁 - A graphical user interface for creating a data summary table comprises: a field pane including a list of a plurality of fields; and a layout pane including a plurality of zones.
データサマリー表を作成するためのグラフィカルユーザインターフェースが、複数のフィールドのリストを含むフィールドペインと、複数のゾーンを含むレイアウトペインとを含む。 - 特許庁 - Layout/wiring processing and timing analytic processing are performed based on flat physical design data (step S1), and a path where a timing error has occurred is extracted (step S2).
フラットの物理設計データに基づいて、配置・配線処理とタイミング解析処理を行い（ステップＳ１）、タイミングエラーが発生したパスを抽出する（ステップＳ２）。 - 特許庁 - A video composite means composes video images of lecture participants under the layout set to each terminal according to the definition file to each terminal.
映像合成手段はその定義ファイルに従い、各端末毎に設定されたレイアウトで講義参加者の映像を合成して各端末に配信する。 - 特許庁 - To shorten the manufacturing period of an LSI chip and reduce the manufacturing cost of the LSI chip by simply and efficiently designing the layout of the LSI chip.
簡単かつ効率的なＬＳＩチップのレイアウト設計をおこなうことにより、ＬＳＩチップの製造期間の短縮化および製造コストの低廉化を図ること。 - 特許庁 - To provide a strainer which permits the housing of a filter having a large filtration area by securing the size of a filter housing part and facilitates the layout by making the strainer compact.
フィルタ収容部の大きさを確保してろ過面積が広いフィルタの収容を可能としながら、ストレーナをコンパクトにしてレイアウトを容易にする。 - 特許庁 - A structure analyzing section 102 conducts the character recognition of a layout in the document image data and stores a recognition result in a structural analysis result database 130.
構造解析部１０２は、文書画像データ内のレイアウトの文字認識を行って、認識結果を構造解析結果データベース１３０に格納する。 - 特許庁 - A switch image 2 corresponding to the operation switch 5 is displayed on a windshield WS of the vehicle in a manner for reflecting the layout on the steering wheel 4.
車両のウインドシールドＷＳには、操作スイッチ５に対応するスイッチ画像２が、ステアリングホイール４におけるレイアウトを反映させた形で表示される。 - 特許庁 - To provide an optical waveguide device having a high degree of flexibility in the layout of a waveguide for monitoring, and a light outputting module using the optical wave guide device.
モニタ用導波路のレイアウトの自由度の高い光導波路デバイス、及び、この光導波路デバイスを用いた光出力モジュールを提供する。 - 特許庁 - The software of the portable terminal is provided with a means which displays data received from the content provider based on layout(style sheet) data stored in advance.
携帯端末のソフトウェアは、コンテンツプロバイダーより受信したデータを、あらかじめ記憶されたレイアウト（スタイルシート）データに基づき表示する手段を備える。 - 特許庁 - To provide a semiconductor device in which the layout design freedom of a wiring layer connected to a high resistor element is improved, related to the design of the semiconductor device.
半導体装置の設計において、高抵抗素子に接続される配線層のレイアウト設計の自由度が向上した半導体装置を提供する。 - 特許庁 - To surely select a net/wiring to be changed in layout preferentially in order to improve delay and also to efficiently resolve critical paths.
遅延改善のために優先的にレイアウト変更すべきネット／配線を確実に選択することができるとともに、クリティカルパスを効率的に解消できるようにする。 - 特許庁 - To enable a user to easily edit his or her desired attractive electronic album in an extremely short operation period of time without increasing the number of image arrangement layout.
徒に画像配置レイアウトの数を増やすことなく、極めて短い作業時間で簡単に、ユーザーが所望とする見栄えの良い電子アルバムを編集すること。 - 特許庁 - An object extracting part 1937 of a wiring checking part 1936 extracts parts and wiring from the layout diagram and delivers them to a wiring checker 1938.
配線チェック部１９３６の対象抽出部１９３７は、レイアウト図から部品や配線を抽出し、これを配線チェッカー１９３８に渡す。 - 特許庁 - To provide a paper/sheet shredding device capable of easily coping with the miniaturization of the device, the prolongation of service life of parts, and the layout of an office.
装置の小型化、部品の延命化、そして事務所のレイアウトにおいても容易に対応できる紙葉類細断装置を提供することを課題とする。 - 特許庁 - To reduce the layout area of a semiconductor chip by laying out a pad lead-out portion substantially in the center of an I/O portion in a PAD on I/O cell structure.
ＰＡＤ ｏｎ Ｉ／Ｏセル構造において、パッド引き出し部のレイアウトをＩ／Ｏ部の略中心に配置し、半導体チップのレイアウト面積を削減する。 - 特許庁 - Then an image edit processing section 240 applies layout processing for each page to data corresponding to the coincident program number, converts the data into a page image and stores it.
そして、一致した番組番号に対応するデータは画像編集処理部２４０でページ毎のレイアウト処理を行い、ページ画像に変換して蓄積する。 - 特許庁 - The so-called inner lock type layout where the connection arm with the lock part is inserted into the inside of the housing can be accomplished without significantly increasing the size of the connector.
ハウジング４の内部にロック部付きの接続アームを差し込む、いわゆるインナーロック型のレイアウトを、コネクタを大型化することなく達成できる。 - 特許庁 - METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT, METHOD FOR MANUFACTURING MASK, SEMICONDUCTOR MASK DATA PRODUCING DEVICE, METHOD FOR CORRECTING MASK PATTERN, AND METHOD FOR CORRECTING DESIGN LAYOUT
半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法 - 特許庁 - Then, the degree of freedom in terms of layout of the intermediate transfer belt 5a arranged around the photoreceptor drum 1 is increased, and the compact process cartridge is provided.
これにより、感光ドラム１の周囲に配置する中間転写ベルト５ａのレイアウトの自由度が増し、コンパクトなプロセスカートリッジを提供することができる。 - 特許庁 - In supply voltage drop distribution calculation step S3, supply voltage drop distribution in the layout area is calculated after cell arrangement and cell-to-cell wiring.
電源電圧降下分布算出ステップＳ３により、セル配置及びセル間配線後に、レイアウト領域の電源電圧降下分布が算出される。 - 特許庁 - To increase layout flexibility of wiring on a fuse formation region of a semiconductor integrated circuit device and to reduce the surface area occupied by fuses and wiring.
半導体集積回路装置のヒューズ形成領域上の配線のレイアウトの自由度を向上させ、ヒューズや配線の占有面積を縮小する。 - 特許庁 - To realize a semiconductor device securing a wide dynamic range of an output current in a bias current circuit while suppressing an increase in a layout area.
レイアウト面積の増加を抑えつつ、バイアス電流回路における出力電流の広いダイナミックレンジを確保することができる半導体装置を実現する。 - 特許庁 - In the loading process, a semiconductor device 8 is arranged on the circuit board 8 via the solders 4 and 6 laid out by the first and second layout process.
載置工程では、第１及び第２配置工程により配置したはんだ４，６を介して回路基板８上に半導体装置８を配置する。 - 特許庁 - To provide an electric belt loader which is capable of electrically performing loading and unloading operations and traveling of a belt conveyor and achieves an equipment layout excellent in maintainability.
ベルトコンベアの荷役動作及び走行を電動で行うことができ、メンテナンス性に優れた機器レイアウトを実現した電動式ベルトローダを提供する。 - 特許庁 - To facilitate the setting of a display layout of reference images and incidental information related to a radiographed image when outputting a medical image to an external device.
医用画像を外部装置に出力する際の前記撮影画像に関連する参照画像や付帯情報の配置レイアウトの設定を容易にする。 - 特許庁 - Responding to common instructions, the digital camera displays a list of receivable images when communication is performed, and displays a list of images recorded in the camera by common layout when communication is not performed.
共通の指示に応答し、通信時は受信可能画像の一覧を、非通信時はカメラ内記録画像の一覧を共通レイアウトで表示する。 - 特許庁 - This design aid apparatus 700 detects the via for connecting between wires from the circuit under design expressed by layout information using a detection unit 701.
設計支援装置７００は、検出部７０１により、レイアウト情報によって表現された設計対象回路から配線間を接続するビアを検出する。 - 特許庁 - To enable to efficiently decide an optimum Nin1 mode in a short time by confirming a layout result based on each Nin1 mode with a little output.
少ない出力で、各Ｎｉｎ１モードに基づくレイアウト結果を確認して、最適なＮｉｎ１モードを短時間に効率よく決定できることである。 - 特許庁 - To provide a gage layout circuit not generating a gap between printing bit image data and printing bit image data when a plurality of pages are laid out on one paper.
１枚の用紙に複数ページをレイアウトした際に、印刷ビットイメージデータと印刷ビットイメージデータの間の隙間が発生しないページレイアウト回路を提供する。 - 特許庁 - To realize reduction in area of a semiconductor storage device, having a plurality of mixed memories having different functions and also to realize simplification of its layout and process.
互いに機能が異なる複数のメモリが混載されてなる半導体記憶装置の面積の低減を図ると共に、レイアウト及びプロセスの単純化を図る。 - 特許庁 - To eliminate a manual switch operation for point switching from operation of automatic running of railway model vehicles in a same direction on a rail layout called as reverse.
リバースと呼ぶレールレイアウト上で鉄道模型車両を同じ向きに自動走行させる運転操作からポイント切り換えのための手動スイッチ操作を削除する。 - 特許庁 - The postscript application P3 specifies the layout when the image of the page in the electronic document is formed on the paper and specifies the page on which the postscript is to be added in the electronic document.
追記アプリＰは、電子文書のページを紙に画像形成した時のレイアウトを特定し、電子文書において追記がされるページを特定する。 - 特許庁 - To output for display an electronic document with a suitable paper size and suitable layout according to the number of pixels of a screen and a size of a window when displaying or browsing the document.
電子文書を、表示・閲覧する際の画面の画素数やウインドウのサイズに応じて、適切な用紙サイズ並びに適切なレイアウトで表示出力する。 - 特許庁 - To realize the function of printing documents which require a layout process and the function of printing image data, without requiring many hardware resources.
レイアウト処理の必要な文書を印刷する機能と画像データを印刷する機能とを多くのハードウェア資源を必要とせずに実現可能とする。 - 特許庁 - In a server 1 of the product advertisement creation system 70a, layout data 142 to be used for advertisement printing and an image 144 for printing are stored.
商品広告作成システム７０ａのサーバ１には、広告の印刷に用いるレイアウトデータ１４２および印刷用イメージ１４４が記憶されている。 - 特許庁 - To design layout while considering arrangement of terminals or noise resistance in a semiconductor integrated circuit device including each module of digital, analog, and display driver controllers.
デジタル、アナログ、表示ドライバコントローラの各モジュールを含む半導体集積回路装置において、端子の配置や対ノイズ性を考慮したレイアウト設計を行うこと。 - 特許庁 - The print job data consisting of layout data in a PDL format and a print processing condition necessary for print processing are symbolized by a predetermined encoding mechanism.
ＰＤＬ形式のレイアウトデータと印刷処理に必要な印刷処理条件とからなる印刷ジョブデータを所定のエンコード手法でシンボル化する。 - 特許庁 - This write conductor layout structure for a magnetic memory cell contains a data storage layer having a first width in a first direction and a second width in a second direction.
磁気メモリセルのための書込導体レイアウト構造は第1の方向の第1の幅と第2の方向の第2の幅とを有するデータ記憶層を含む。 - 特許庁 - To provide screen printing equipment which prevents the damage of a solvent storing vessel and also ensures the degree of freedom of an equipment layout.
溶剤収納容器の破損を防止するとともに装置レイアウトの自由度を確保することができるスクリーン印刷装置を提供することを目的とする。 - 特許庁 - To efficiently generate high voltage and to reduce the layout area of a semiconductor chip without reducing charge transfer efficiency of a charge pump circuit.
チャージポンプ回路のチャージトランスファ効率を低下することなく、効率良く高電圧を生成するとともに、半導体チップのレイアウト面積を低減する。 - 特許庁 - To provide an image editing apparatus for automatically arranging a plurality of images in the suitable layout at the time of arranging these images in one image for printing and display or the like.
複数画像を印刷、表示等のために一つの画像に配置する際に好適なレイアウトに自動的に配置する画像編集装置を提供する。 - 特許庁 - To provide a method and a system for optimizing an assembly work cell layout in the context of the CAD/CAM/CAE software product for industrial robots.
産業用ロボットのＣＡＤ／ＣＡＭ／ＣＡＥソフトウェア製品のコンテキストにおいて、アセンブリワークセルレイアウトを最適化するための方法およびシステムを提供する。 - 特許庁 - A uniform and stable treatment is attained by use of corona discharge by appropriate electrode layout and appropriate electrode or air suction in corona discharge.
適切な電極配置と適切な電極の使用によるコロナ放電の利用や、コロナ放電時の空気吸引により均一で安定な処理を実現する。 - 特許庁 - To improve the incidence efficiency of light to a photoelectric conversion element without degrading the degree of freedom in wiring layout even if copper is used for a wiring layer.
配線層に銅を用いた場合にも、配線レイアウトの自由度を低下させることなく、光電変換素子への光の入射効率を向上させる。 - 特許庁 - To maintain an ideal critical dimension under the conditions that a photoresist layer for producing a fine integrated circuit layout normally has a high aspect ratio.
微細な集積回路のレイアウトを製作するためのフォトレジスト層が、通常、高いアスペクト比を備えている状況下で、理想的なクリティカル・ディメンションを維持する。 - 特許庁 - To obtain the optimal chip layout under restrictions in arranging pins and to provide power supply architecture in which a device can perform appropriate operation in the shortest period of time.
ピンの配置に制約が有る中でのチップの最適レイアウトの実現と、最短の時間でデバイスが適切な動作を行える電源アーキテクチャの提供。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
