「Line element」を含む例文一覧(3886)
＜前へ 1 2 .... 12 13 14 15 16 17 18 19 20 .... 77 78 次へ＞- At the time of recording, conduction time of the heating element 6 subjected to temperature correction and heat storage correction depending on the head temperature and the environmental temperature is employed and recording is performed line by line at a determined line recording period T.
記録時には、発熱素子６の通電時間はヘッド温度及ぶ環境温度に応じた温度補正、及び蓄熱補正されたものが用いられ、決定されたライン記録周期Ｔで１ラインずつ記録が行われる。 - 特許庁 - To reduce the manufacturing cost of a scaffold in a pipe line and easily manage a scaffold part by executing the scaffold in the pipe line by a scaffold element having the same shape and structure even when the inclination of the inclined pipe line is changed.
傾斜管路の傾斜度合いが変化しても同じ形状及び構造の足場要素で管路内足場を施工できるようにして、管路内足場の製造コストを低減しかつ足場部品の管理を容易にする。 - 特許庁 - The latch circuit 20 is provided with a second ferroelectric storage capacitor z2 connected between the second plate line node plblb and the second bit line node cblb and a second load element z3 connected with the second bit line node cblb.
ラッチ回路２０は、第２のプレート線ノードplblbと第２のビット線ノードcblbとの間に結合された第２の強誘電性記憶キャパシタｚ２と、第２のビット線ノードcblbに結合された第２の負荷素子ｚ３とを含む。 - 特許庁 - To reduce a pixel size, the number of drivers for switching polarity, and power consumption, and to cancel luminance difference of an upper line and a lower line for each line, in a structure that a liquid crystal element is driven by alternate current at higher speed than before.
液晶素子を従来よりも高速に交流駆動する構成とした場合に、画素小型化と極性切り替え用ドライバの削減と消費電力の低減ができ、１ライン毎の上下輝度差も解消する。 - 特許庁 - Whether or not a quantization error generated in the case of quantization is diffused to a succeeding line is determined at every color element, and the color elements diffusing the error to the succeeding line are changed over selectively at every line.
量子化の際に生じる量子化誤差を後続のラインに拡散するかどうかを色要素ごとに決定し、さらにラインごとに後続のラインに誤差を拡散する色要素を選択的に切り替えることを特徴とする。 - 特許庁 - A drain line DL and a source line SL are common for all elements DUT1-DUTn, respectively, and one well line WL is provided for each element DUT1-DUTn.
ドレイン線ＤＬおよびソース線ＳＬがそれぞれ、全ての素子ＤＵＴ１〜ＤＵＴｎに対して共通化されており、その一方で、ウェル線ＷＬが素子ＤＵＴ１〜ＤＵＴｎごとに１つずつ設けられている。 - 特許庁 - The coil element 2 is a wound chip coil forming a bypass for DC power fed back from a power line 125 to the ground line 123, and is connected in parallel with the ground line 123 via lead wires 26, 27.
コイル素子２は電源ライン１２５からグランドライン１２３にフィードバックした直流電源を迂回させるための巻線型のチップコイルであり、リード線２６，２７を通じてグランドライン１２３に並列に接続されている。 - 特許庁 - To prevent the generation of defective images occurring in the defective photoelectric conversion element of a line sensor in the radiation line image obtained with a radiation image information reader which reads radiation image information by the line sensor.
ラインセンサにより放射線画像情報の読取りを行う放射線画像情報読取装置において、得られた放射線画像におけるラインセンサの欠陥光電変換素子に起因する欠陥画素の発生を防止する。 - 特許庁 - The low impedance loss line component of which the line length and the quantity of use are determined at optimum values is mounted in the vicinity of a semiconductor integrated circuit or a switching element, and connected in series to a power line or in parallel to a ground plane.
線路長と使用数が最適値に決定された低インピーダンス損失線路部品は、半導体集積回路やスイッチング素子の近傍に搭載され、電源線に直列、グランドプレーンに並列に接続される。 - 特許庁 - A line used to apply a voltage to a photoelectric conversion element (102) is used in common to a line used to apply a voltage to a read circuit (106), and the solid-state image pickup apparatus is provided with a means (131) to vary the voltage on the common line (101).
光電変換素子(102)に電圧を供給する配線と、読出し回路(106)に電圧を供給する配線とを共通化し、その共通化した配線(101)の電圧を変化させるための手段(131)を備える。 - 特許庁 - A signal only in a vertical OB line in output signals of a solid-state imaging element 101 quantized in an A/D converter 103 is selected by an OB line selector 105 and is stored in a line memory 106.
Ａ／Ｄ変換器１０３で量子化された固体撮像素子１０１の出力信号のうち、垂直ＯＢラインの期間のみの信号がＯＢライン選択器１０５で選択されてラインメモリ１０６に格納される。 - 特許庁 - A movable element 21 has a main contact point 31 contacts or separates away from both sides of the cutting line 113 of the line conductor 11, and an auxiliary contact point 32 contacts or separates away from the line conductor 11 and the ground pad.
可動子２１は、線路導体１１における切れ目１１３の両側に対して接離する主接点３１と、線路導体１１および接地パッドに対して接離する補助接点３２とを有している。 - 特許庁 - A distributed constant type RC element 38 comprising a first line 40, a second line 52, and a third line 58 is formed on the other face of the aluminum substrate 12 and connected to the circuit on one face of the aluminum substrate 12.
アルミナ基板１２の他方面上に、第１の線路４０、第２の線路５２および第３の線路５８からなる分布定数型ＲＣ素子３８を形成し、アルミナ基板１２の一方面上の回路に接続する。 - 特許庁 - In the example shown, a second valve element 42a is opened when the driving of the pump stops, and the liquid substance is fed from a second pipe line 42 to a first pipe line 41.
図示例では、ポンプ駆動停止の際に第二弁体４２ａを開放して、第二管路４２から第一管路４１に液状充填物を供給している。 - 特許庁 - To achieve high rising speed of a word line during reading and to reduce the size of the element of a word line voltage supply circuit by suppressing the deterioration of reading characteristics of a memory cell.
メモリセルの読出特性の劣化を抑制しつつ、読出時のワード線立ち上がり速度を高速にし且つワード線電圧供給回路の素子サイズを縮小する。 - 特許庁 - The memory element has a plurality of memory cells arranged in at least one column, each column has at least related one bit line and a supply voltage line.
メモリ素子は、少なくとも１つの列に配列された複数の記憶セルを有し、各列は、そこに関連する少なくとも１つのビット線および供給電圧線を有する。 - 特許庁 - A feeder line 121 and a transmission line 152 are connected by using a metallic pin 122 in order to electrically connect the antenna element 120 and an integrated circuit 151.
アンテナ素子１２０と集積回路１５１とを電気的に接続するために、給電線路１２１と伝送線路１５２とを金属ピン１２２を用いて接続している。 - 特許庁 - A bias line 11 of an integration circuit 7 is subjected to common connection, and a reference signal to be changed according to fluctuation in element temperature or power supply voltage is input in the bias line 11.
積分回路７のバイアス線１１を共通接続し、バイアス線１１に素子温度変動と電源変動に応じて変化する参照信号を入力する。 - 特許庁 - In a memory element 403 of (j) row and (k) column, a write-in line of the (j+1)th row and a write-in line of the (k+1)th column are arranged so as to overlap at intersection.
ｊ行ｋ列のメモリ素子４０３は、（ｊ＋１）行の書き込み線と（ｋ＋１）列目の書き込み線とが交差する位置に重なるように配設されている。 - 特許庁 - The variable phase shifter includes a 90° hybrid coupler and a plurality of variable capacitive elements, each variable capacitive element is connected in series with a transmission line, and the length of each transmission line is optimized.
９０°ハイブリッドカプラと複数の可変容量素子との間に、各々の可変容量素子に対して直列に伝送線路を有し、その伝送線路長を最適化する。 - 特許庁 - When the operation button discriminating circuit is formed, a driving element 18 operates to disconnect the terminal resistor 10 between a transmission line and a reception line of a serial transmission passage 8.
操作釦判別回路が形成されたときは駆動素子１８が動作し、シリアル伝送路８の送信ラインと受信ラインとの間の終端抵抗１０を非接続とする。 - 特許庁 - The memory comprises memory cells each of which includes a storage element in an area on which a bit line and a word line intersect with each other across an insulator, a column decoder, and a selector including a clocked inverter.
本発明は、ビット線とワード線が絶縁体を介して交差する領域に記憶素子を含むメモリセルと、カラムデコーダと、クロックドインバータを含むセレクタを有する。 - 特許庁 - The light receiving element is configured so that address selection signal line of the individual light receiving surface in the adjustment mode also serves as the sensitivity switching signal line.
前記調整モードにおける前記個別受光面のアドレス選択信号線が、前記感度切替信号線と兼用されるように前記受光素子を構成する。 - 特許庁 - To provide a line head which reduces a positional shift amount between a light emitting element group and a virtual center line of a rod lens array and has uniform spot diameters as wells as uniform light amounts.
発光素子群とロッドレンズアレイの仮想中心線との位置のずれ量を減少させ、光量が均一でスポット径も均一になるようなラインヘッドを提供する。 - 特許庁 - The transmission line structure chip is sealed with an exterior resin to complete as a power supply decoupling element, and made to function as an unipolar transmission line structure chip by aging.
伝送線路構造チップを外装樹脂で封止して電源デカップリング素子として完成させ、エージングによって単極性の前記伝送線路構造チップとして機能させる。 - 特許庁 - To realize reducing of a high frequency component of input current of a power supply line by using a main switch element having a low voltage resistance and to deal with a short power interruption of a power supply line.
耐圧の低い主スイッチ素子を用いて、電源ラインの入力電流の高周波成分を減少することができ、かつ電源ラインの瞬停にも対応すること。 - 特許庁 - A pull-down element (PD) is provided corresponding to each word line for adjusting, according to fluctuations in threshold value voltage of a memory cell transistor, a voltage level when a word line (WL) is selected.
ワード線（ＷＬ）の選択時の電圧レベルを、メモリセルトランジスタのしきい値電圧の変動に応じて調整するプルダウン素子（ＰＤ）を各ワード線に対応して設ける。 - 特許庁 - An output signal from the delay circuit 40 is provided, as a signal for correcting the inclination of the line head, to a light emitting element line head 28 through a second shift register 24b.
遅延回路４０からの出力信号は、前記ラインヘッドの傾斜を補正する信号として第２のシフトレジスタ２４ｂを介して発光素子ラインヘッド２８に与えられる。 - 特許庁 - To secure a desired luminescent area and produce an element without increasing the number of production processes, by forming wiring of one electrode line from the other electrode line.
一方の電極ラインの配線を他方の電極ラインの材料で形成し、所望の発光面積を確保した上で作業工程数を増加させずに素子の作製を行う。 - 特許庁 - A character line is collated with a keyword included in a corresponding logical element existing in a keyword dictionary, and the character line and the keyword are outputted to a keyword collating part 13 for holding the collation results.
文字行と、キーワード辞書にある該当する論理要素に含まれるキーワードとが照合されて、その照合結果を保持するキーワード照合部１３に出力される。 - 特許庁 - To extract a line segment that does not affect a contrast ratio even if morphology processing is used in an image processing method that extracts a line segment element from a picked-up image of a gray scale.
グレースケースの撮像画像から線分要素を抽出する画像処理方法に関し、モルフォロジー処理を用いても、コントラスト比に影響しない線分抽出を行う。 - 特許庁 - A transmission line 13 is led out from an edge of the hot dipole element 10, and a ground part 11a is formed on the back surface thereof to form a strip line 23.
ホットダイポール素子１０の端縁から伝送ライン１３が引き出されており、その裏面にはグランド部１１ａが形成されてストリップライン２３が構成されている。 - 特許庁 - However, a single column driver can drive two column lines of blue emitters, a first column line and a second column line of the next nearest neighboring three-color pixel element.
しかし、単一の列ドライバは２つの列ライン青エミッタ、すなわち、１つおきに隣接する三色ピクセル要素の第１列ラインおよび第２列ラインを駆動できる。 - 特許庁 - To provide an inexpensive scanning line adjustment apparatus in which the bending or the tilt of a scanning line of an optical element is simply and easily adjusted.
光学素子の走査線曲りあるいは傾きの調整が簡素化された構成で容易に行うことができ、かつ安価な構成の走査線調整装置を提供する。 - 特許庁 - These two plate materials are respectively constituted with an ultra-fine line circuit layer, an insulating layer provided on the same flat surface, and the semiconductor element provided on the ultra-fine line circuit layer.
該２個の板体は共に超細線回路層、これと相同平面上の絶縁層、該超細線回路層上に設置される半導体素子により組成する。 - 特許庁 - To provide a fastening element for absorbent sanitary products having an end part which enables its connection on the waist line and at edges (B1 and B2) to close the flaps positioned respectively on the waist line and its side part.
ウエストライン、及び縁部（B1、B2）で接続できウエストライン及び側部に位置するフラップを閉じる端部を有する吸収性衛生製品のファスニング・エレメントを提供する。 - 特許庁 - A second magnetic tunnel junction element arranged between a second voltage line and a connection node includes: a pegged layer that is connected to the second voltage line; and a free layer that is connected to the connection node.
第２磁気トンネル接合素子は、第２電圧線と接続ノードとの間に配置され、固定層が第２電圧線に接続され、フリー層が接続ノードに接続されている。 - 特許庁 - In this series regulator circuit 10, a constant current source 20 connected to an input voltage VIN line is connected to a ground voltage GND line through a resistance element 21 and a transistor B1.
入力電圧ＶＩＮラインに接続された定電流源２０は、抵抗素子２１及びトランジスタＢ１を介して接地電圧ＧＮＤラインに接続される。 - 特許庁 - The computing element 33 of a data line driving circuit 13 compensates image data DT using correction data Δh1-Δhm of correction data memory 31 and outputs them to a line memory 34.
データ線駆動回路１３の演算器３３は、画像データＤＴを補正データメモリ３１の補正データΔｈ１〜Δｈｍを用いて補正してラインメモリ３４に出力する。 - 特許庁 - The transmission line 103 connected to an active element and a pad 102 connected to the tip of the transmission line 103 are arranged on the surface of a GaAs substrate 109.
ＧａＡｓ基板１０９の表面に、能動素子に接続する伝送線路１０３と、この伝送線路１０３の先端に接続されたパッド部１０２とを備える。 - 特許庁 - To suppress thermal deterioration of a transistor for driving a light emission layer and a light emitting element by lowering a resistance value of a power supply line and reducing a caloric value generated by the power supply line.
電源線の抵抗値を下げ、電源線で発生する熱量を低減し、発光層と発光素子を駆動させるためのトランジスタの熱による劣化を抑制する。 - 特許庁 - A signal cutoff means 3 having an induced element is interposed on a route of a power line L to cut off a power supply for a signal superimposed on the power line L.
電源線Ｌの経路上に誘導性素子を有する信号遮断手段３を介在させて電源線Ｌに重畳された電源重畳信号を遮断する。 - 特許庁 - The Peltier element 51 is electrically connected, in such a way that one end thereof is connected to a branch line BL that is branched from a power line PL, and the other end thereof is connected to an electrode plate 108.
ペルチェ素子５１は、電力線ＰＬから分岐される分岐線ＢＬに一端が接続され、電極板１０８にその他端が電気的に接続される。 - 特許庁 - The supply of power supply potential DS to a power supply line is stopped during a part of nonradiative period of an organic EL element to put the power supply line in the floating state.
有機ＥＬ素子の非発光期間の一部で電源供給線への電源電位ＤＳの供給を停止することで、電源供給線をフローティング状態にする。 - 特許庁 - To provide a memory element together with its manufacturing method where a distance between an MTJ cell and a second word line as a write line is reduced to allow writing operation on less current.
ＭＴＪセルとライトラインである第２ワードラインの距離を縮小させ、少量の電流でライト動作を可能にした、メモリ素子及びその製造方法を提供する。 - 特許庁 - An input terminal Y for each memory element is connected with a ϕI line 110 via resistances R_a, R_b, R_c, R_d, and a power source terminal VS is connected with a VGA line 113.
さらに、各メモリ素子の入力端子Ｙは抵抗Ｒ_a ，Ｒ_b ，Ｒ_c ，Ｒ_d を介してφ__I ライン１１０に、電源端子Ｖ_S はＶ_GAライン１１３に接続されている。 - 特許庁 - Disclosed are a vector and a cell line using a strong transcription element and activated by a chimera trans-activator construction stably expressed in a recipient mammalian cell line.
レシピエント哺乳動物細胞系において安定に発現されるキメラトランスアクチベーター構築物により活性化される強力な転写エレメントを利用したベクターおよび細胞系。 - 特許庁 - The gate electrode 19 of the insulating gate type semiconductor element is connected to a gate bus line 23 connected to a gate connecting electrode and extended from the gate bus line 23 in belt-shape.
絶縁ゲート型半導体素子のゲート電極１９は、ゲート接続電極に接続されたゲートバスライン２３に接続され、これから帯状に延伸している。 - 特許庁 - SEMICONDUCTOR ELEMENT TOGETHER WITH ITS MANUFACTURING METHOD COMPRISING BIT LINE LANDING PAD AND BORDERLESS CONTACT ON BIT LINE STUD COMPRISING LOCAL ETCHING PREVENTING LAYER FORMED IN VOID REGION
ボイド領域内に形成された局部エッチング阻止層が備えられたビットラインスタッド上のビットラインランディングパッドとボーダレスコンタクトを有する半導体素子及びその製造方法 - 特許庁 - In such a configuration, a surge absorbing element for absorbing the surge generated at the power supply line 111 is connected to the power source line 111.
このような構成において、電源ライン１１１には、当該電力供給ライン１１１にて発生するサージを吸収するサージ吸収素子が接続されている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
