「Line element」を含む例文一覧(3886)
＜前へ 1 2 .... 68 69 70 71 72 73 74 75 76 77 78- The TEM resonator type RF coil is provided with a first conductive pattern 302 connected to a line element 118, symmetrical second conductive patterns 304, capacitors 502 for connecting them and a connecting means 602 for connecting the second conductive patterns over adjacent partial annulus rings concerning the plurality of partial annulus rings which are obtained by division by the slits 116 of orifice parts.
ＴＥＭレゾネータ型のＲＦコイルであって、オリフィス部のスリット１１６によって分割されてできる複数の部分円環を、ラインエレメント１１８が接続される第１の導電パターン３０２と、左右対称的な第２の導電パターン３０４と、それらを接続するキャパシタ５０２と、隣り合う部分円環にまたがって第２の導電パターン同士を接続する接続手段６０２とを設ける。 - 特許庁 - To provide a noise countermeasure connector in which an overvoltage such as a surge voltage and electrostatic noise impressed onto a connector can be removed without using a dedicated electronic component such as a filter element and which is of low cost, in a connector that is mounted on a vehicle mounted electronic unit connected to a vehicle mounted harness and an electronic circuit board having a signal line of switching by extrernal force.
車載用ハーネスに接続される車載用電子ユニットや、外力によるスイッチングの信号ラインを備えた電子回路基板などに実装されるコネクタにおいて、フィルタ素子などの専用の電子部品を用いることなく、接続端子に印加されたサージ電圧や静電気ノイズなどの過電圧を除去できるようにし、もって、廉価なノイズ対策コネクタを提供できるようにする。 - 特許庁 - The memory is provided with first magnetoresistance effect elements MTJ1 to 0 arranged in a matrix to be used as storage elements, and a second magnetoresistance effect element BMTJ1 inserted in between a bit line to which the first magnetoresistance effect elements are connected and a reading bias power source to supply a negative current from the reading bias power source circuit.
磁気ランダムアクセスメモリは、記憶素子として使用するマトリクス状に配置された第１の磁気抵抗効果素子ＭＴＪ１−０と、該第１の磁気抵抗効果素子が接続されたビット線と読み出し用バイアス電源との間に介挿されて、該読み出し用バイアス電源回路からの負荷電流を供給する第２の磁気抵抗効果素子ＢＭＴＪ１とを具備する。 - 特許庁 - To provide a high-reliability and low-cost optical modulating element driving system which can obtain a desired reflection direction and preferably diffracted light, perform analog control (or modulation) and line driving, improve the stability of luminance and signal synchronism against internal and external factors (temperature, voltage, and deterioration with time), and take safety measures in case of an abnormal state.
所望の反射方向又は回折光が得られ、アナログ制御（又は変調）及びライン駆動が可能であり、輝度や信号同期の安定度を内外要因（温度、電圧、経時劣化）に対して向上させ、また異常事態が発生した場合の安全措置も施せる高信頼性、低コストの光変調素子駆動システム、及びこれを用いる投映システムを提供すること。 - 特許庁 - In a release film obtained by providing a silicone release layer to at least the single surface of a polyester film, the center line average roughness (Ra) of the surface of the silicone release layer is 0.4 μm or less and the silicone transfer amt. of the silicone release layer measured by ESCA is set to 5 atom % or less as a silicon element.
ポリエステルフィルムの少なくとも片面に、シリコーン離形層を設けた離形フィルムであって、該シリコーン離形層表面の中心線平均粗さ（Ｒａ）が０．４μｍ以下であり、かつシリコーン離形層のシリコーン移行量が、ＥＳＣＡで測定してケイ素元素として５ａｔｏｍ％以下であることを特徴とする固体電解質キャスティング用離形フィルム。 - 特許庁 - The segmentation is performed on the data by using a method which includes histogram analysis by classification of elements of vascular tissue as one of epicardial fat, calcium, lumen/contrast, and fatty plaque/thrombus of the data into different densities through the use of a line fitting technique on the histogram, where each element defines the outer wall of the vessel.
セグメント化は、ヒストグラムに対して線はめ込み技法を使用することにより、データの心外膜の脂肪、カルシウム、管腔／コントラスト、および脂肪性血小板／血栓の少なくとも１つとして、血管組織の要素を異なる密度に分類することによるヒストグラム分析を含む方法を使用することによってデータについて実施され、各要素は、血管の外壁を画定する。 - 特許庁 - In the piezoelectric ceramic for the piezoelectric actuator for finely driving a magnetic recording head supported by an arm by the piezoelectric ceramic, a gas containing CO_2 is contained inside the closed air hole of the piezoelectric ceramic for less than 40 mass ppm to a sintered compact mass by carbon element conversion, and surface roughness is 0.5μm or less by center line average roughness Ra.
アームにより支持された磁気記録ヘッドを圧電セラミックスにより微少駆動させる圧電アクチュエータ用圧電セラミックスにおいて、前記圧電セラミックスの閉気孔内にＣＯ_２を含む気体が焼結体質量に対して炭素元素換算で４０質量ｐｐｍ未満含有されており、かつ、その表面粗さが中心線平均粗さＲａで０．５μｍ以下である圧電アクチュエータ用圧電セラミックスとする。 - 特許庁 - This ceramic substrate for semiconductor production and inspection device is provided with a resistance heating element comprising one or more than two circuits having terminals on both ends of the circuit in the inside or the surface of the ceramic substrate, and the line width adjacent to the terminals on both ends of at least one circuit is larger than those of the other circuits.
セラミック基板の内部または表面に、その両端に端子部を有する１または２以上の回路からなる抵抗発熱体が形成された半導体製造・検査装置用セラミック基板であって、少なくとも１の回路両端の端子部近傍の線幅は、それ以外の部分の回路の線幅より太いことを特徴とする半導体製造・検査装置用セラミック基板。 - 特許庁 - In an operation input period during which position information is input to a touch panel, a scanning signal is supplied to a plurality of scanning lines to select pixels connected to the scanning lines, and a touch panel signal is supplied to a memory circuit through a data line and a pixel switching element, so that response of writing of display by the touch panel signal can be improved.
タッチパネルに位置情報が入力される操作入力期間において、複数の走査線に対して同時に走査信号を供給して当該走査線に接続された画素を選択し、タッチパネル信号をメモリ回路にデータ線及び画素スイッチング素子を介して供給することとしたので、タッチパネル信号による表示の書き込みのレスポンスを向上させることができる。 - 特許庁 - To solve the technical problem in microfabrication of a photomask and semiconductor element, especially providing a chemically amplified positive resist composition which satisfies high sensitivity, high resolution (for instance, high resolution power), excellent exposure latitude (EL) and excellent line edge roughness (LER) simultaneously, and a resist film, a resist-coated mask blank and a resist pattern forming method using the same.
フォトマスク・半導体素子の微細加工における技術課題を解決することであり、特に高い感度、高い解像性（例えば、高い解像力）、良好な露光ラチチュード（ＥＬ）及び良好なラインエッジラフネス（ＬＥＲ）を同時に満足する化学増幅ポジ型レジスト組成物、並びに、それを用いたレジスト膜、レジスト塗布マスクブランクス、及び、レジストパターン形成方法を提供する。 - 特許庁 - By transforming the low input/output impedance of an active element 12 into a little higher impedance by a microstrip line 13 and connecting it to dielectric substrates 15 and 16 provided with remaining matching circuits 18 later while using a wire 19, the influence of the inductance of the wire 19 upon the entire amplifier is reduced and the dispersion in the characteristics of the entire amplifier caused by the dispersion of a wire length is suppressed.
能動素子１２の低い入出力インピーダンスをマイクロストリップ線路１３によりある程高いインピーダンスに変成した後に、ワイヤ１９を用いて残りの整合回路１８を含む誘電体基板１５，１６に接続することで、ワイヤ１９のインダクタンスの増幅器全体への影響を小さくし、ワイヤ長のばらつきによる増幅器全体の特性のばらつきを抑圧する。 - 特許庁 - To provide a method for measuring an adhering amount of a surface treating film capable of accurately on-line analyzing the adhering amount of the film in a short time in an atmosphere, even when the amount is small and a content of an element to be measured in the film is small in the case of measuring the amount of the film existing on a substrate steel sheet via zinc plating.
下地鋼板上に亜鉛系めっきを介して存在する表面処理被膜の付着量の測定に際し、被膜付着量が少なく、かつ、被膜中の測定対象元素の含有量が少ない場合でも、該被膜の付着量を短時間で正確に、大気雰囲気中でオンライン分析することが可能な表面処理被膜の付着量の測定方法の提供。 - 特許庁 - When performing on a circuit board the input/output impedance matching of approximately lower than 1 Ω relative to the power amplification element for power amplifying the high-frequency signals of 500 MHz or higher, in order to narrow the pattern width of the transmission line being pattern-formed on a pattern wiring layer of the circuit board, a ground layer is additionally formed in a dielectric layer immediately below the pattern concerned.
５００ＭＨｚ以上の高周波信号を電力増幅する電力増幅素子に対して回路基板上で概ね１Ω未満の入出力インピーダンスマッチングを行う場合に、前記回路基板のパターン配線層にパターン形成される伝送線路のパターン幅が狭まるように、該当パターン直下の誘電体層内にグランド層を追加形成するようにしたことを特徴とする。 - 特許庁 - According to the circuit board creation program, a simulation assuming a case in which addition of a bypass capacitor 188 near another bypass capacitor 185 provided between a pin and via 186 of an LSI part 183 can be performed, simply by adding a bypass capacitor property model and changing the value of a coefficient parameter by which the property value of an element of a line part is to be multiplied or divided.
提案する基板モデル作成プログラムによれば、ＬＳＩ部品１８４のピンとビア１８６、１８７との間に設けられたバイパスコンデンサ１８５の近くに新たなバイパスコンデンサ１８８を追加した場合のシミュレーションを、バイパスコンデンサ特性のモデルを追加し、配線部分のエレメントの特性値に乗算または除算する係数パラメータの値を変更するだけで実行することができる。 - 特許庁 - In the nitride semiconductor light emitting element and its manufacturing method, a low defect region having a defect density of 10^6 cm^-2 or less and a trench region with a recess formed in the surface of a nitride semiconductor substrate and the etching angle θ between the side face of the recess and its bottom side extension line ranges as 75° ≤ θ≤ 140° in a sectional view of the recess.
本発明の窒化物半導体発光素子及びその製造方法は、窒化物半導体基板の表面に、欠陥密度が１０^6ｃｍ^-2以下の低欠陥領域と、凹部が形成された掘り込み領域とが設けられ、前記凹部の断面形状において、前記凹部の側面部と前記凹部の底面部延長線との間の角度であるエッチング角度θが、７５度≦θ≦１４０度であることを特徴とする。 - 特許庁 - The light emitting device has a thin film transistor comprising a semiconductor layer having a source, drain and channel regions and a gate electrode, an insulating film disposed on the gate electrode, and a light emitting element on the insulating film, wherein the thin film transistor and a current supply line are electrically connected by a connection wire disposed on the insulating film and made of the same material as a first electrode.
ソース、ドレインおよびチャネル領域を有する半導体層と、ゲート電極とを有する薄膜トランジスタと、ゲート電極上に設けられた絶縁膜と、絶縁膜上の発光素子とを有する発光装置であって、絶縁膜上に設けられた、第１の電極と同一材料でなる接続配線によって、薄膜トランジスタと電流供給線との電気的な接続をとることを特徴とする。 - 特許庁 - The multiport memory element comprises a global data bus having a plurality of bus lines; a plurality of data transmission and reception blocks having a current sensing system transceiver for exchanging data with the global data bus, a plurality of banks and ports; a plurality of switching means for discharging each bus line in the global data bus by responding to an initialization signal; and an initialization signal generation means for generating the initialization signal.
複数のバスラインを備えるグローバルデータバスと、前記グローバルデータバスとデータを交換するための電流センシング方式の送受信器を備え、かつ複数のバンク及びポートを備える、複数のデータ送受信ブロックと、初期化信号に応答して前記グローバルデータバスの各バスラインを放電させるための複数のスイッチング手段と、前記初期化信号を生成するための初期化信号の生成手段と、を備える。 - 特許庁 - The non-volatile memory element has a plurality of memory transistors disposed on a semiconductor substrate with a NAND string, string selection transistors disposed at one-side ends of the plurality of memory transistors on the semiconductor substrate, ground selecting transistors disposed in other ends of the plurality of memory transistors on the semiconductor substrate, and a bit line electrically connected to the semiconductor substrate and to the gate electrode of the ground selecting transistor.
本発明は、半導体基板上にＮＡＮＤストリングで配置された複数のメモリトランジスタと、複数のメモリトランジスタ一端の半導体基板上に配置されたストリング選択トランジスタと、複数のメモリトランジスタ他端の半導体基板上に配置された接地選択トランジスタと、半導体基板及び接地選択トランジスタのゲート電極に電気的に連結されたビットラインと、を備える不揮発性メモリ素子である。 - 特許庁 - When energizing force to wind up the webbing belt moves the buckle body 26 against tension coil spring 108 by pulling out a webbing belt as required for fixing a child seat, variation of the line of magnetic force of a permanent magnet 106 moved with the buckle body 26 is detected by an MRE element equipped on the anchor member and thereby whether the child seat is set on or not can be detected.
チャイルドシートの固定に要する分だけウエビングベルトを引き出し、これにより、ウエビングベルトを巻き取るための付勢力が引張コイルスプリング１０８に抗してバックルボディ２６を移動させると、バックルボディ２６と共に移動する永久磁石１０６の磁力線の変動がアンカ部材２２に設けられたＭＲＥ素子１１４で検出され、これにより、チャイルドシートが取り付けられたか否かを検出できる。 - 特許庁 - At least one sensor element is constituted by a layer structure, consisting of a flexible conductive layer and a flexible electrical insulation layer; conductive potential surfaces of the layers are arranged laterally separately on an insulating layer located between them; electric lines of force are formed among the conductive potential surfaces; and the electric line of force varies measurably, when a body or object approaches and/or touches it.
少なくとも１つのセンサエレメントを、柔軟な導電層と電気的絶縁層から成る層構造体から構成し、層の導電性ポテンシャル面は側方で間隔を空けて、その間に位置する絶縁層上に配置され、導電性ポテンシャル面の間に電気力線が形成され、当該電気力線が、体または対象物が接近および／または接触した際に測定可能に変化すること。 - 特許庁 - With respect to each heating element 41A constituting a line head of the thermal head, only when a next application period F wherein main pulse MP for main heating is applied for color development of a printing medium follows immediately after a current application period F wherein color development of the printing medium is not achieved, sub pulse SP for compensating the main pulse MP to be applied within the next application period F is applied within the current application period F.
サーマルヘッドのラインヘッドを構成する各発熱素子４１Ａ毎に、印字媒体を発色させない現在の印加周期Ｆの直後において印字媒体を発色させるための主加熱となるメインパルスＭＰが印加される次の印加周期Ｆが続く場合にのみ、次の印加周期内Ｆで印加されるメインパルスＭＰを補うためのサブパルスＳＰを現在の印加周期内Ｆで印加させる。 - 特許庁 - The casting method forms a casting by pouring a molten active metal alloy 20 into an interior space 2 formed in a casting mold 1 and solidifying the molten active metal alloy 20 in the interior space 2, and uses the casting mold 1 formed from a high melting point pure metal which has a melting point higher than the liquidus line temperature of the active metal alloy and consists of one metal element among metal elements contained in the active metal alloy.
鋳型１に形成された内部空間２に活性金属合金の溶湯２０を注湯し、内部空間２において溶湯２０を固化させて鋳造品を形成する鋳造方法であって、活性金属合金の液相線温度よりも融点が高く、かつ、活性金属合金が含有する金属元素のうち一の金属元素からなる高融点純金属で形成された鋳型１を用いることを特徴とする。 - 特許庁 - To provide a semiconductor device having a construction, in which a plurality of memory cells each including a first transistor, a second transistor and a capacitor element are arranged as a matrix, and a wiring that is also called a bit line for connecting one of the memory cells with another memory cell, and a source electrode or a drain electrode in the first transistor are electrically connected through the source electrode or a drain electrode in the second transistor.
第１のトランジスタと第２のトランジスタと容量素子とを各々含む複数のメモリセルをマトリクス状に配置し、メモリセルの一と他のメモリセルとを接続する配線（ビット線とも呼ぶ）と、第１のトランジスタにおけるソース電極またはドレイン電極と、が、第２のトランジスタにおけるソース電極またはドレイン電極を介して電気的に接続した構成とした半導体装置を提供する。 - 特許庁 - The surface emitting laser element comprises a GaAs layer 16 having a thickness exhibiting a high reflectivity to an oscillation wavelength and formed on an upper DBR mirror 14, and a recess 42 of a depth exhibiting a low reflectivity to the oscillation wavelength at the GaAs layer 16 directly under a position bridged over the extension line of the boundary between an Al oxide layer 32 and an AlAs layer 31 on the GaAs layer 16.
上部ＤＢＲミラー１４上に、発振波長に対して高い反射率を示す厚みのＧａＡｓ層１６を形成するとともに、そのＧａＡｓ層１６上であってＡｌ酸化層３２とＡｌＡｓ層３１の境界の延長線上をまたいだ位置に、直下のＧａＡｓ層１６が発振波長に対して低い反射率を示す厚みとなるような深さの窪み４２を形成する。 - 特許庁 - The tuning fork type crystal vibrator element is provided with ESD resistance countermeasure patterns 21 and 22 formed of fine strip type patterns having smaller in line width and interval than wiring patterns 13a and 14a from electrodes 13 and 14 of a base part 10 than those of other electrodes, and the ESD resistance countermeasure patterns 21 and 22 are formed with the same process as for the electrodes 13 and 14.
基部１０の電極１３，１４から互いに他方の電極に向かって、配線パターン１３ａ，１４ａよりも細い線幅及び間隔を有する微細な短冊状のパターンから成るＥＳＤ耐圧対策パターン２１及びＥＳＤ耐圧対策パターン２２とを設け、ＥＳＤ耐圧対策パターン２１及び２２は、電極１３，１４と同一の工程で形成される音叉型水晶振動子素子である。 - 特許庁 - In a TC parallel unit serially connected type ferroelectric memory, a dummy upper electrode 25 which is not connected to another element is disposed in a capacitor of a terminal end of the block in which a block selecting transistor 6 or a plate line is disposed, so that an upper electrode 20 in the capacitor used for the cell is not disposed at an outermost periphery to prevent a deterioration of the ferroelectric capacitor characteristics.
ＴＣ並列ユニット直列接続型強誘電体メモリにおいて、ブロック選択トランジスタ６、又は、プレート線が配置されるメモリセルブロックの終端のキャパシタ内に、他の素子に接続されないダミー上部電極２５を配置し、メモリセルに使用しているキャパシタ内の上部電極２０が最外周にこない様にして、ブロック終端部における、強誘電体キャパシタ特性の劣化を防止する。 - 特許庁 - The electrode D and wiring electrode Dh are connected with wiring extended from a feeder line 13 while the electrode S and wiring electrode Sh are connected with wiring extended from the individual wiring electrodes 16 of a heating element 15.
この後、エッチングによりパシベーション膜２２上のドレインの配線電極Ｄｈ及びソースの配線電極Ｓｈを形成してドレイン及びソースに夫々二層構造の電極を形成し、それら電極Ｄ及び配線電極Ｄｈには電源供給線１３から配線を延長して接続し、電極Ｓ及び配線電極Ｓｈには発熱抵抗体１５の個別配線電極１６から配線を延長して接続する。 - 特許庁 - In the optical controlling element comprising a substrate 1 consisting of a material having an electro-optic effect, several optical waveguides 30 formed on the substrate, and the modulating electrode for applying an electric field to the optical waveguides, the modulating electrode is characterized by having at least two branching and confluence lines 31, 32 for applying the same modulating signal into different optical waveguides on the same line.
電気光学効果を有する材料からなる基板１と、該基板上に形成された複数の光導波路３０と、該光導波路に電界を印加する変調電極とを有する光制御素子において、該変調電極は、異なる光導波路に同一の変調信号を印加するための分岐・合流線路３１，３２を、同一線路上に少なくとも２組以上有することを特徴とする。 - 特許庁 - This equipment has a resonator, which is composed of a microstrip line and a dielectric block, arranged to couple with it and an active element which generates negative resistance, and this oscillates at a frequency in the higher-order of the frequency that the user wants to oscillate and that one resonance frequency within the higher-order mode coincide with the frequency that the user wants to oscillate.
マイクロストリップ線路とそれに結合するように配置された誘電体ブロックで構成される共振器と、負性抵抗を発生するための能動素子を有して、誘電体共振器の基本モードの共振周波数が発振させたい周波数より低く、さらに、高次モードの内の一つの共振周波数が発振させたい周波数に一致するように、誘電体ブロックを設定することで、共振器の高次のモードで発振させる。 - 特許庁 - A semiconductor chip 213 having a high frequency semiconductor element secured to a substrate 212 is wired to a conductor pattern formed on the substrate 212 by a bonding wire, and the bonding wire is connected to a bonding position J in the way of a distributed constant line formed by the conductor pattern so that a first inductor L22 and a second inductor L23 are handled separately and subjected to frequency matching or output load matching.
基板２１２に固定した高周波用半導体素子を有する半導体チップ２１３を、基板２１２に形成された導体パターンにボンディングワイヤにより配線するとともに、前記ボンディングワイヤを、前記導体パターンにより形成された分布定数線路の途中にボンド位置Ｊに接続して前記第１のインダクタＬ２２と第２のインダクタＬ２３とに分割して取り扱い周波数整合または出力負荷整合されている。 - 特許庁 - In one booster circuit 210 included in a gate booster circuit of the liquid crystal display device, a delay signal generating circuit 213 and a logic inverting circuit 214 turn on and off first to third analog switches 211a to 211c in proper timing with first to third switch control signals Sa to Sc to perform what is called charge pump operation for a capacity element 212 connected to a scanning signal line GL1.
本液晶表示装置のゲート昇圧回路に含まれる１つの昇圧回路２１０において、遅延信号生成回路２１３および論理反転回路２１４は、第１から第３までのスイッチ制御信号Ｓａ〜Ｓｃにより、第１から第３までのアナログスイッチ２１１ａ〜２１１ｃを適宜のタイミングでオンまたはオフすることにより、走査信号線ＧＬ１に繋がる容量素子２１２に対していわゆるチャージポンプ動作を行う。 - 特許庁 - The ferroelectrics memory cell used for an FeRAM element includes a first active region 10 including the gate of a depletion type transistor, a second active region 20 including the gate of an enhancement type transistor and abutting on the first active region 10, a word line 66 connected with the gates of the depletion type and enhancement type transistors, and a ferroelectrics capacitor for storing data therein and connected with the drain of the enhancement type transistor.
ＦｅＲＡＭ素子に用いられる強誘電体メモリセルにおいて、空乏形トランジスタのゲートを含む第１活性領域１０と、エンハンスメント形トランジスタのゲートを含んで、前記第１活性領域と接する第２活性領域２０と、前記空乏形トランジスタのゲート及び前記エンハンスメント形トランジスタのゲートが接続されているワードライン６６と、データを貯蔵し、前記エンハンスメント形トランジスタのドレインに接続された強誘電体キャパシタとを含んでなる。 - 特許庁 - The optical element includes singular or plural (preferably plural) sets of two parts having different engineering properties called as a first retarder part (1) and a second retarder part (2), and further a contact part (3) has not only a straight line but also various shapes and has various transmission characteristics.
上記課題は，対象物(16)から反射したリボンビームなどの光を集光するレンズ(21)と；第1の偏光子(22)と;光学モジュール(10)と;第2の偏光子(23)と；光検出器(24)と；を具備し，前記光学モジュール(10)は，第1のリターダー部分(1)と第2のリターダー部分(2)とが接合部分(3)を介して形成された板状の第1の光学素子(4)と；第1のリターダー部分(5)と第2のリターダー部分(6)とが接合部分(7)を介して形成された板状の第2の光学素子(8)とを具備するイメージング装置(25)などによって解決される。 - 特許庁 - The electronic component has an element body including the internal electrode layer and a dielectric layer, and the internal electrode layer contains at least Ni and nobel metal and has a line coverage of ≥75%, an electrode average thickness of ≤0.5 μm, and an electrode average length of ≥3.0 μm, the internal electrode layer containing >0 to ≤10 mol% of nobel metal.
内部電極層と誘電体層とを含む素子本体を有する電子部品であって、前記内部電極層が、少なくともＮｉおよび貴金属を有し、前記内部電極層の線被覆率が７５％以上、前記内部電極層の電極平均厚みが０．５μｍ以下、前記内部電極層の電極平均長さが３．０μｍ以上であり、前記貴金属が、前記内部電極層中に、０モル％より多く、１０モル％以下含有されることを特徴とする。 - 特許庁 - As a valve element of an exhaust gas mixture ratio control valve 5 for adjusting a mixture ratio of high temperature exhaust gas and low temperature exhaust gas, a flap type valve 7 in which a normal with respect to the valve end face is inclined at a predetermined inclination angle with respect to a rotational center axis line of a valve shaft 8 is used.
高温の排気ガスと低温の排気ガスとの混合比を調節する排気ガス混合比制御弁５の弁体として、そのバルブ端面に対する法線が、バルブシャフト８の回転中心軸線に対して所定の傾斜角度を持って傾いたフラップ型バルブ７を使用することにより、ＥＧＲガスクーラ３側からミキシング室３３内に導入される低温の排気ガスと、バイパス配管４側からミキシング室３３内に導入される高温の排気ガスとが、ミキシング室３３内においてフラップ型バルブ７に当たり出口側流路３４に向かってスワールしながら混ざり合う。 - 特許庁 - Patents shall not be granted to inventions, whose commercial exploitation would be contrary to public policy or to principles of morality, namely to processes for cloning human beings, processes for modifying the germ line genetic identity of human beings, processes of using human embryos for industrial or commercial purposes or processes for modifying the genetic identity of animals, which are likely to cause them suffering without any substantial medical benefit to man or animal, and also to animals resulting from such processes; however, the contradiction to public policy or to principles of morality shall not be deduced merely from the fact that the exploitation of the invention is prohibited by legal regulation, human body at various stages of its formation and development, and the simple discovery of one of its elements, including the sequence or partial sequence of a gene; it does not apply to an element isolated from the human body or otherwise produced by means of a technical process, including the sequence or partial sequence of a gene, even if the structure of that element is identical to that of a natural element, and plant and animal varieties or essential biological processes for the production of plants or animals.
特許は次に掲げるものには付与されない。その商業的利用が公序良俗又は道徳原則に反する発明，すなわち，人クローンの創造のための過程，人の生殖系列遺伝子的同一性を変更するための過程，工業的若しくは商業的目的のために人の胚を使用する過程又は動物の遺伝子的同一性を変更するための過程で，人若しくは動物一般にも，また当該過程から発生する動物にも顕著な医学的利益をもたらすことなくそれらに苦しみを与える可能性の高いもの。ただし，公序良俗又は道徳原則との矛盾は，単に当該発明の実施が法規によって禁止されるとの事実のみから帰結されるべきものではない。形成又は成長の様々な段階における人体及び，遺伝子の配列の全体又は一部を含め，かかる人体の何らかの要素の単なる発見。ただし，遺伝子の配列の全部又は一部を含め人体から分離されるか又はその他技術的過程によって創造される要素は，その構造が自然に存在する要素と同一の場合であっても特許の対象となる。及び植物の品種，動物の種，若しくは植物又は動物の生産に係る本質的に生物学的な過程。 - 特許庁
