「Line element」を含む例文一覧(3886)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 77 78 次へ＞- A one-line delay element 1 receives a video input signal 13 and delays the portion of one line of pixel to output a line delay output 15.
１ライン遅延素子１は映像入力信号１３を入力し、画素１ライン分を遅延しライン遅延出力１５を出力する。 - 特許庁 - A light emitting element line 5a with many light emitting elements Ea arranged is formed at one line in a main scanning direction (direction Y) of the line head 10.
ラインヘッド１０には主走査方向（Ｙ方向）の１ラインに、多数の発光素子Ｅａを配列した発光素子ライン５ａが形成されている。 - 特許庁 - Further, the magnetic memory device, equipped with the magnetoresistive effect element 1 of this configuration, a word line and a bit line, is configured.
また、この構成の磁気抵抗効果素子１と、ワード線及びビット線とを備えた磁気メモリ装置を構成する。 - 特許庁 - In that case, voltage application to a scanning line 204 for driving the electron emission element or a data line 205 is halted.
その際、電子放出素子を駆動する走査線２０４、またはデータ線２０５への電圧印加を停止する。 - 特許庁 - A write work line 20B is arranged immediately below the TMR element 23.
ＴＭＲ素子２３の直下には、書き込みワード線２０Ｂが配置される。 - 特許庁 - The antenna device 400 further includes a first transmission line 42 and a second transmission line 44 for connecting the first antenna element 41 and the second antenna element 45.
さらに、アンテナ装置４００は、第１アンテナ素子４１と第２アンテナ素子４５とを接続する第１伝送線路４２、第２伝送線路４４を備える。 - 特許庁 - METHOD OF MANUFACTURING SOLID-STATE ELECTROLYTIC CAPACITOR AND OF TRANSMISSION LINE ELEMENT
固体電解コンデンサの製造方法および伝送線路素子の製造方法 - 特許庁 - Values of attributes (luminance, color tone, saturation, line width and line type) of each element forming the wire frame are changed in correspondence to a depth of each element from an image plane.
ワイヤフレームを形成する各要素の属性（輝度・色調・彩度・線幅・線種）の値を、各要素の画面からの深さに対応して変化させる。 - 特許庁 - Further, the semiconductor element 7 for data line driving is reduced in its mount area as the semiconductor element 7 for data line driving is made compact, so that a frame area can be made small.
また、データライン駆動用半導体素子７の小型化に伴い、その搭載面積が小さくなり、額縁面積を小さくすることができる。 - 特許庁 - The second arm element can rotate to the first arm element around the second rotational center line 15 parallel to the first rotational center line.
第２の腕要素は、第１の回転中心線と平行な第２の回転中心線（１５）を中心として、第１の腕要素に対して回転可能である。 - 特許庁 - The method prevents miswriting into a non targeted storage element for writing by applying a one third reverse voltage from the medium to a word line and bit line of the non targeted storage element for writing.
書込み非対象のワード線とビット線には中位から１／３の逆電圧を加え、書込み非対象の記憶素子への誤書込みを防ぐ。 - 特許庁 - A gas vent line 38 is a circular gap between the valve element and the thorough hole 27 while a gas vent line 39 is a gap between a notch 37 on the valve element and the thorough hole.
ガス抜き路３８は弁部と通穴２７の環状の隙間であり、ガス抜き路３９は弁部の切り欠き面３７と通孔との間の隙間である。 - 特許庁 - The magnetic cell of the invention comprises an MTJ element 1, and a word line 21 and a bit line 31 opposed such that the element is sandwiched in the lamination direction.
本発明の磁気メモリセルは、ＭＴＪ素子１と、これをその積層方向において挟んで対向するワード線２１およびビット線３１を備える。 - 特許庁 - The first switching element 26 is connected to the first port 21 and the first bit line 32, the second switching element 28 is connected to the second port 24 and the second bit line 34.
第1のスイッチング素子(26)は、第1のホ゜ート(21)及び第1のビットライン(32)に接続され、第2のスイッチンク゛素子(28)は、第2のポート(24)及び第2のビットライン(34)に接続される。 - 特許庁 - Specially, when the line widths of the characters are increased in the boldface processing, a pattern in which a light emitting element one element inside from the end of the line width becomes B (blue) is avoided.
特に、太字処理において、文字の線幅を太くする際、線幅の端から１つ内側の発光素子がＢ（青色）となるパターンを避ける。 - 特許庁 - MANUFACTURING METHOD OF EPITAXIAL CONSTITUENT ELEMENT LAYER LINE, AND PHOTOELECTRIC SEMICONDUCTOR CHIP
エピタキシャル構成素子層列の製造方法および光電半導体チップ - 特許庁 - The operation element 1 inputs the data of the furthest operation element 1 through one maximum distance data line 4 and the other maximum distance data line 5.
演算要素１は一方の最大距離データライン４及び他方の最大距離データライン５を介して、最も離れた演算要素１のデータを入力する。 - 特許庁 - ORGANIC ELECTROLUMINESCENT ELEMENT WITH AUXILIARY ELECTRODE LINE AND ITS MANUFACTURING METHOD
補助電極ラインを備えた有機電界発光素子及びその製造方法 - 特許庁 - By applying this invention, occurrence of leak being generated between the dummy bit line and the circuit element is prevented even though the dummy bit line is short-circuited to the adjacent circuit element.
本発明の適用により、ダミービット線が隣接する回路要素とショートした場合にも、ダミービット線と回路要素間で発生するリークを防止できる。 - 特許庁 - The plurality of light emitting elements E1-En are arranged at a light emitting element line 1.
発光素子ライン１には、複数の発光素子Ｅ１〜Ｅｎを配列する。 - 特許庁 - A plurality of light emitting elements E1-En are arranged in a light emitting element line 1.
発光素子ライン１には、複数の発光素子Ｅ１〜Ｅｎを配列する。 - 特許庁 - To provide a piezoelectric transformer element where the signal line can be connected accurately and easily.
信号線を正確且つ容易に接続可能な圧電トランス素子の提供。 - 特許庁 - As a front ruled line element and/or a back ruled line element of a frame shape such as the outer frame and the front group, an arbitrary one letter, e.g., a picture letter can be designated from articles to be inputted as a letter element of an inputting letter line.
本発明では、外枠や表組などの枠形状の前罫要素及び又は後罫要素として、入力文字列の文字要素として入力し得るものから任意の１文字、例えば、絵文字を指定可能とする。 - 特許庁 - The light emitting element 5, the photographic lens 3 and the light receiving element 6 are disposed in a straight line nearly in a horizontal direction.
発光素子５、撮影レンズ３及び受光素子６は、略水平方向に直線状に配設されている。 - 特許庁 - LINE PRINTER, THERMAL PRINTER, ELEMENT NUMBER DETECTING METHOD FOR THERMAL HEAD, AND ELEMENT ARRANGEMENT DENSITY DECIDING METHOD FOR THERMAL HEAD
ラインプリンター、サーマルプリンター、サーマルヘッドの素子数検出方法およびサーマルヘッドの素子配列密度判定方法 - 特許庁 - A Hall element 14 for reading out information is arranged between the storage element 12 and the current line 13.
記憶素子１２と電流線１３との間には、情報読出しのためのホール素子１４が配置されている。 - 特許庁 - A resonance element 27 is connected to an end point on the straight line 24, passing through the load-dispatching position in the planar element 21.
平面エレメント21には、給電位置を通る直線24上の端点に共振エレメント27が接続される。 - 特許庁 - The high-voltage portion 11 has an Al wiring line 21, an insulating film 22, a switching element 23, and a rectifying element 24.
高圧部１１は、Ａｌ配線２１と、絶縁膜２２と、スイッチング素子２３と、整流素子２４とを備えている。 - 特許庁 - The communication network comprises a buffering element, a line termination element and a plurality of network termination elements.
通信ネットワークは、バッファリングエレメントと、回線終端エレメントと、複数のネットワーク終端エレメントとから構成されている。 - 特許庁 - A detection means to detect an attachment positioning error for each light emitting element line with respect to the SLA, either the light emitting element line 5 or 6 is chosen from among light emitting element lines on the basis of the result of detection of the detection means and the luminous energy of light emitting elements of the light emitting element line chosen are controlled on a line basis.
また、ＳＬＡに対する各発光素子ラインの取り付け位置誤差を検出する検出手段を有しており、検出手段の検出結果に基づき各発光素子ラインの中から発光素子ライン５、６のいずれかを選択し、選択された発光素子ラインの発光素子の光量をライン単位で制御する。 - 特許庁 - A line sensor 12b is disposed with its left end aligned with an M-th element as counted from the left end of a line sensor 12a, and a line sensor 12c is disposed with its left end aligned with the position of an N-th element as counted from the left end of the line sensor 12a.
ラインセンサ１２ｂは、その左端を、ラインセンサ１２ａの左端からＭ番目の素子に合わせて配置し、ラインセンサ１２ｃは、その左端を、ラインセンサ１２ａの左端からＮ番目の素子の位置に合わせて配置する。 - 特許庁 - An antenna element included in the antenna device 1 has: a first partial element 11 fed from a feeding line 4; a second partial element 12 branched from the first partial element 11; and a parasitic element 20.
アンテナ装置１に含まれるアンテナ素子は、給電線４から給電される第１部分素子１１と、第１部分素子１１から分岐した第２部分素子１２と、無給電素子２０を有する。 - 特許庁 - To reduce a frame size by determining the line width of a power bus line according to the current magnitude of the power bus line for supplying power to an organic EL element on a color basis.
色毎の有機ＥＬ素子に電力を供給する電源バスラインの電流量に応じて、その線幅を決定し額縁寸法を小さくする。 - 特許庁 - To provide a bit line precharge circuit for improving bit line precharge characteristics by adding a precharge element outside a bit line sense amplifier having precharge elements.
プリチャージ素子を備えるビットラインセンスアンプの外部にプリチャージ素子を追加することで、ビットラインプリチャージ特性を改善できるビットラインプリチャージ回路を開示する。 - 特許庁 - At least one of the pixel structures includes a scan line, a data line, an active element, a pixel electrode, a readout line, an EMI shield layer, and a detection device.
画素構造のうち少なくとも１つは、スキャンラインと、データラインと、能動素子と、画素電極と、読み出しラインと、ＥＭＩ遮蔽層と、検出装置とを有する。 - 特許庁 - To minimize the damage to a lower element connected to a metal line by the plasma induced charge which is accumulated on the metal line when a metal line forming process is carried out.
メタルライン形成工程中にメタルラインに集積されたプラズマ誘導電荷がメタルラインと連結された下部素子に損傷を与えることを最小化する。 - 特許庁 - To provide a microstrip line for relieving the edge effect of a line electrode, and to provide a resonance element using the microstrip line, and a filter, etc.
線路電極の縁端効果を緩和するマイクロストリップ線路を提供し、このマイクロストリップ線路を用いた共振素子及びフィルタ等を提供する。 - 特許庁 - The first printed line area 21 is comprised of a large number of first printed line parts 1 each constituted of a first printed element 1a in the shape of one straight line.
第１印刷線領域２１は、各々が１本の直線状の第１印刷要素１ａからなる多数の第１印刷線部１からなる。 - 特許庁 - NONRADIOACTIVE DIELECTRIC LINE USING LOW THERMAL EXPANSION MATERIAL AND APPLIED ELEMENT
低熱膨張材料を用いた非放射性誘電体線路および応用素子 - 特許庁 - A word line 1104 serves as the gate electrode of a memory element on the same row.
同一行のメモリ素子のゲート電極はワード線１１０４で兼用している。 - 特許庁 - A CRLH (Composite Right and Left-Handed) line element 1 is configured of a body 10 and terminals 21A, 21B, 22A and 22B.
ＣＲＬＨ線路素子１は、本体部１０と端子２１Ａ，２１Ｂ，２２Ａ，２２Ｂとからなる。 - 特許庁 - A line of digital picture element data is stored in the digital pixel data storage area IMD.
デジタル画素データ格納領域ＩＭＤにデジタル画素データ列を格納する。 - 特許庁 - To provide an asymmetrical static random access memory element having reduced bit line leakage.
ビット・ライン漏洩の少ない非対称静的ランダム・アクセス・メモリ素子を提供する。 - 特許庁 - The resistor element R1 has a smaller resistance than the intrinsic resistance of the line Ln.
抵抗素子Ｒ１は、線路Ｌｎの固有抵抗に比べて抵抗が小さい。 - 特許庁 - The light emitting element emits light of first wavelength in a first axis line direction.
発光素子は、第１の軸線方向に第１の波長の光を出射する。 - 特許庁 - FERROELECTRIC MEMORY ELEMENT HAVING EXTENDED PLATE LINE AND ITS MANUFACTURING METHOD
拡張されたプレートラインを有する強誘電体メモリ素子及びその製造法 - 特許庁 - The heating element array 14a records a line image along the horizontal scanning direction.
発熱素子アレイ１４ａは、主走査方向に沿ったライン画像を記録する。 - 特許庁 - MICROSTRIP LINE, METHOD OF PRODUCING SAME, INDUCTOR ELEMENT AND HIGH FREQUENCY SEMICONDUCTOR DEVICE
マイクロストリップ線路、その製造方法、インダクタ素子及び高周波半導体装置 - 特許庁 - DELAY ELEMENT CIRCUIT, VOLTAGE CONTROLLED OSCILLATION CIRCUIT, AND VOLTAGE CONTROLLED DELAY LINE CIRCUIT
遅延素子回路、電圧制御発振回路、および電圧制御遅延線回路 - 特許庁 - An antenna structure comprises a ground plane, a feed line and a resonator element 24.
アンテナ構造体は、グランド面と給電線と共振素子２４を備えている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
