「Memory Cache」を含む例文一覧(2237)
＜前へ 1 2 .... 7 8 9 10 11 12 13 14 15 .... 44 45 次へ＞- The software state of an idle process is stored in a virtual cache inside a system memory.
アイドルプロセスのソフト状態を、システムメモリ内のバーチャルキャッシュにストアする。 - 特許庁 - To improve speed of cache read in a semiconductor memory device.
半導体記憶装置において、キャッシュリードの速度を向上可能とする。 - 特許庁 - To provide an improved method for managing a cache memory by transmitting data from the cache memory to a request side device and canceling data from the cache memory immediately after data is communicated.
一般に、非同期Ｉ／Ｏキャッシュメモリのデータを管理するシステムにおいて、新たなデータのために使用可能な追加のスペースが無い場合、既存のデータを破棄して、その新たなデータのために場所を空けなければならない。 - 特許庁 - To verify a cache memory that operates across different buses in real time.
異なるバスをまたがって動作するキャッシュメモリをリアルタイムに検証する。 - 特許庁 - To provide a method and apparatus for caching readback data in a cache memory.
キャッシュメモリ内にリードバック・データをキャッシングする方法および装置を得る。 - 特許庁 - The cache memory (3) performs access to the central arithmetic unit (1) and the data.
キャッシュメモリ（３）は中央演算処理装置（１）とデータをアクセスする。 - 特許庁 - METHOD AND SYSTEM FOR CONCENTRATED CACHE MEMORY PRIMITIVELY UPDATED
原始的に更新される集中キャッシュメモリのための方法およびシステム - 特許庁 - The cache memory is connected to a plurality of first and second directors.
キャッシュ・メモリは、複数の第１および第２ディレクタに結合されている。 - 特許庁 - To improve the hit ratio of a cache memory and to improve a CPU processing speed by generating an object code suitable for the specification and operation of the cache memory.
キャッシュメモリの仕様や動作に適したオブジェクトコードを生成してキャッシュメモリのヒット率を向上し、ＣＰＵの処理速度を向上する。 - 特許庁 - To provide a cache memory capable of preventing the increase of a chip area as much as possible and improving reliability, and to provide a microprocessor equipped with the cache memory.
チップ面積の増大を可及的に防ぎつつ、信頼性を向上させたキャッシュメモリおよびこれを備えたマイクロプロセッサを提供する。 - 特許庁 - To provide a cache memory capable of keeping the coherency of data between processors with the excellent efficiency of operation, and to provide a processor provided with the cache memory.
プロセッサ間でデータのコヒーレンシーを動作効率よく保つことができるキャッシュメモリ及びこのキャッシュメモリを備えたプロセッサを提供する。 - 特許庁 - To provide a partial invalidation device for a cache memory which can shorten the time needed to invalidate information stored in the cache memory.
キャッシュメモリに格納された情報の無効化に必要な時間を短縮することのできるキャッシュメモリにおける部分無効化装置の提供。 - 特許庁 - To improve efficiency of debug operation by supporting data analysis relating to the cache memory of a program to be carried out by a processor having the cache memory.
キャッシュメモリを有するプロセッサで実行されるプログラムのキャッシュメモリに係るデータ解析を支援してデバッグ作業効率を向上させる。 - 特許庁 - To read the content of a cache memory from outside of a processor having the cache memory, without interrupting the execution of a program.
キャッシュメモリを有するプロセッサにおいて、プログラムの実行を中断させることなく、外部からキャッシュメモリの内容を読み出すことを可能にする。 - 特許庁 - When the task cache memory 103 receives the instruction, the cache memory 103 reads the instructed instruction and data from the main storage device 102 to store the indicated instruction and data.
タスクキャッシュメモリ１０３は、この指示を受信すると、指示された命令およびデータを、主記憶装置１０２から読み込んで、記憶する。 - 特許庁 - To provide a shared cache memory device for a multiprocessor which prevents the replacement of a shared cache memory and also prevents a hit ratio and throughput from falling.
共有キャッシュメモリのリプレスメントの防止、ヒット率とスループットの低下を防止するマルチプロセッサ用共有キャッシュメモリ装置を提供すること。 - 特許庁 - The cache memory controlling part 2 processes a plurality of access requests on the basis of these information without blocking the cache memory 1 even during the fetch processing.
キャッシュメモリ制御部２は、これらの情報を基に、フェッチ処理中もキャッシュメモリ１をブロックすることなく、複数のアクセス要求を処理する。 - 特許庁 - To perform data processing at a high speed by preventing useless memory read in the case of a cache error in a data processing system that adopts a write allocation type cache memory.
ライトアロケート方式のキャッシュメモリを採用するデータ処理システムにおいて、キャッシュミス時の無駄なメモリリードを防ぎ、データ処理を高速に行う。 - 特許庁 - A memory device, such as a DRAM cache memory, may be used to cache write data corresponding to particular addresses of a PCM DIMM.
ＤＲＡＭキャッシュメモリのようなメモリデバイスを用いて、ＰＣＭＤＩＭＭの特定のアドレスに対応する書き込みデータをキャッシュに格納することができる。 - 特許庁 - To provide a virtual address cache memory for reducing circuit amounts, and for solving an alias problem by implementing the function of a TLB on a cache memory.
TLBの機能をキャッシュメモリ上で実現して、回路量の削減を図り、かつエイリアスの問題を解消する仮想アドレスキャッシュメモリを提供する。 - 特許庁 - When the instruction is fetched from the instruction cache memory, the information stored in the area of the instruction cache memory corresponding to the preliminary field is used.
その命令が命令キャッシュメモリからフェッチされるとき、命令キャッシュメモリの予備フィールド対応領域に保存されていた情報を利用する。 - 特許庁 - To provide a cache memory device for processing a plurality of access requests at a low hardware cost without blocking a cache memory even in fetch processing.
フェッチ処理中もキャッシュメモリをブロックすることなく、複数のアクセス要求を低いハードウェア・コストで処理可能なキャッシュメモリ装置を提供する。 - 特許庁 - Plural cache memories 2 broadcast memory access requests, which are transmitted by the respective cache memories, for accessing a shared memory 5 also to a directory memory 6 together with the shared memory 5 through an optical transmission medium 4 and the directory memory 6 broadcasts the internal states of all the plural cache memories 2 recorded in that directory memory 6 to these plural cache memories.
複数のキャッシュメモリ２は、それぞれのキャッシュメモリが発信した、共有メモリ５をアクセスするメモリアクセス要求を、光伝送媒体４を介在させて、共有メモリ５と共にディレクトリメモリ６にもブロードキャストし、ディレクトリメモリ６は、そのディレクトリメモリ６に記録された複数のキャッシュメモリ２全ての内部状態を、それら複数のキャッシュメモリに向けてブロードキャストする。 - 特許庁 - When a cache miss is caused due to the occurrence of a memory access request, it is necessary to select and remove a cache (victim cache) for changing caches.
メモリアクセス要求が発生してキャッシュミスが生じた場合に、キャッシュを入れ替えるために取り除くべきキャッシュ（ビクティムキャッシュ）を選ぶ必要がある。 - 特許庁 - A hit rate measuring circuit 3 for a cache memory includes an N-bit shift register 6, a cache hit counter 7, and an output circuit 8 that outputs cache hits.
キャッシュメモリのヒット率測定回路３は、Ｎビットのシフトレジスタ６と、キャッシュヒットカウンタ７と、キャッシュヒットを出力する出力回路８と、を備える。 - 特許庁 - To achieve a low power consumption by reducing the number of access to an instruction cache tag memory without adding modification to an instruction cache controller in an instruction cache.
命令キャッシュにおける命令キャッシュコントローラに修正を加えることなく、命令キャッシュタグメモリへのアクセス回数を減らし、低消費電力化を図る。 - 特許庁 - An apparatus and a method for controlling cache of hard disk devices recognize the data to be retrieved from a non-volatile memory medium 5 by taking into consideration of cache data stored in a cache buffer 2 in the past.
キャッシュ・バッファ２に以前から記憶されているキャッシュ・データを考慮し、不揮発性の記憶媒体５から検索すべきデータが識別される。 - 特許庁 - A cache memory 22 is provided with a group of cache pages as a normal data area and a group for work pages saving DIRTY data in the cache page.
キャッシュメモリ２２は、正規のデータ領域であるキャッシュページ群とともに、キャッシュページ内のＤＩＲＴＹデータを退避するためのワークページ群を備える。 - 特許庁 - To provide cache management strategies for retrieving information from a storage medium, such as an optical disc, using a cache memory including multiple cache segments.
複数のキャッシュセグメントを備えるキャッシュメモリを使用して、光ディスクなどの記憶媒体から情報を取り出すキャッシュ管理戦略を提供すること。 - 特許庁 - A processor is provided with an execution pipe line and a cache memory having several held instruction words selected from a cache block and plural cache blocks.
プロセッサは、実行パイプラインと、キャッシュブロックから選定されたいくつかに保持された命令ワードと共に複数のキャッシュブロックを含むキャッシュメモリとを有する。 - 特許庁 - A storage device 100 comprises a cache segment allocation control section 201 for monitoring an access load to each cache segment 103, and adjusting the capacity of unallocated cache memory 102 and the capacity allocated to the cache segment according to the access load; and a cache memory addition monitoring section 204 for detecting an addition of cache memory and notifying of it.
ストレージ装置１００は、各キャッシュセグメント１０３に対するアクセス負荷を監視し、該アクセス負荷に応じて、未割り当てのキャッシュメモリ１０２容量と、当該キャッシュセグメントに対する割り当て容量を調整するキャッシュセグメント割り当て制御部２０１と、キャッシュメモリの増設を検知し、通知するキャッシュメモリ増設監視部２０４と、を備える。 - 特許庁 - To provide a memory management device for improving the hit rate of a cache memory when a non-volatile semiconductor memory is used as a main memory.
不揮発性半導体メモリをメインメモリとする場合において、キャッシュメモリのヒット率を向上することが可能なメモリ管理装置を提供する。 - 特許庁 - A semiconductor integrated circuit 11 is equipped with a cache memory 15 and an micro processor 13, where the cache memory 15 is formed of a DRAM that is possessed of a redundant function where a defective memory cell is replaced with a redundant memory cell.
半導体集積回路１１は、キャッシュメモリ１５とマイクロプロセッサ１３とを備え、キャッシュメモリ１５が、不良メモリセルを冗長メモリセルに置き換えるリダンダンシ機能を有するＤＲＡＭから構成されている。 - 特許庁 - An entry domain judgement means e2 judges that to which entry domain of the cache memory 3 the cache access is accessing by using a part of index that is a part of address to select arbitrary cache line in the cache memory 3.
エントリ領域判定手段ｅ２は、キャッシュメモリ３における任意のキャッシュラインを選択するためのアドレスの一部分であるインデックスの一部を用いて、キャッシュアクセスがキャッシュメモリ３のどのエントリ領域へのアクセスかを判定する。 - 特許庁 - The bank control circuit 7 selects at least one cache memory 6 from the plurality of cache memories 6 based on a signal CSIZE showing a cache capacity, and permits access from a bus control circuit 3 to the selected cache memory 6.
バンク制御回路７は、キャッシュ容量を示す信号ＣＳＩＺＥに基づいて、複数のキャッシュメモリ６から少なくとも一つのキャッシュメモリ６を選択し、選択したキャッシュメモリ６へのバス制御回路３からのアクセスを許可する。 - 特許庁 - When the hit ratio of the external cache memory 9 is higher than the prescribed value, an external cache memory controller 4 holds a block read instruction from CPU 1 to ASIC 12 temporarily during determination of a cache hit or a miss, and a main memory controller 16 authorizes direct memory access from a coprocessor to main memory 17.
外部キャッシュメモリ９のヒット率が所定値より高い場合、外部キャッシュコントローラ４はキャッシュヒット及びミスヒット判定までの間ＣＰＵ１からＡＳＩＣ１２へのブロックリード命令を一時保留し、メインメモリコントローラ１６はコプロセッサ１９からメインメモリ１７へのダイレクト・メモリ・アクセスを許可する。 - 特許庁 - In this disk array device comprising a dual cache memory, when a part of the cache memory 12 is failed, only a memory area (Area1) where the failure occurs is closed and reallocated to the other memory area (Area2) of the same cache memory 12, and the I/O process is continued.
２重のキャッシュメモリを備えたディスクアレイ装置において、キャッシュメモリ１２の一部に障害が発生した場合、障害が発生したメモリ領域（Ａｒｅａ１）のみを閉塞させ、これを同じキャッシュメモリ１２の他のメモリ領域（Ａｒｅａ２）に再割り当てしてＩ／Ｏ処理を継続する構成とする。 - 特許庁 - STORAGE DEVICE USING NONVOLATILE MEMORY AS CACHE, AND OPERATION METHOD THEREFOR
不揮発性メモリをキャッシュとして用いる保存装置及びその動作方法 - 特許庁 - STORAGE DEVICE USING NONVOLATILE MEMORY AS CACHE, AND CONTROL METHOD THEREFOR
不揮発性メモリをキャッシュとして用いる保存装置及びその管理方法 - 特許庁 - METHOD AND DEVICE FOR EXECUTING BLOCK CACHE IN NONVOLATILE MEMORY SYSTEM
不揮発性メモリシステムにおいてブロックキャッシュを実行する方法および装置 - 特許庁 - DATA ACCESS CONTROL METHOD BY TAMPER-RESISTANT MICROPROCESSOR AND CACHE MEMORY MOUNT PROCESSOR
耐タンパマイクロプロセッサ及びキャッシュメモリ搭載プロセッサによるデータアクセス制御方法 - 特許庁 - To provide a new application of a cache memory to an OS side.
キャッシュ用の記憶装置の新たな利用用途をＯＳ側に提供する。 - 特許庁 - To provide an apparatus which reduces energy dissipation in a related cache memory.
関連するキャッシュメモリでのエネルギ消費を減らす装置を提供すること。 - 特許庁 - A channel adapter 11 connected to the host 50 has a local cache memory 105.
ホスト５０に接続されたチャネルアダプタ１１がローカルキャッシュメモリ１０５をもつ。 - 特許庁 - To reduce electric power consumption by stopping clock supply to a data cache memory.
データキャッシュメモリへのクロック供給を止めて、消費電力の削減を図る。 - 特許庁 - CACHE MEMORY CONTROL CIRCUIT, PROCESSOR, PROCESSOR SYSTEM, AND PARALLEL PROCESSOR SYSTEM
キャッシュメモリ制御回路及びプロセッサ及びプロセッサシステム及び並列プロセッサシステム - 特許庁 - To provide a compiler system for efficiently performing cache memory optimization.
キャッシュメモリ最適化を効率的に実行できるコンパイラシステムを提供する。 - 特許庁 - INFORMATION PROCESSOR AND VARIABLE PAGE SIZE CORRESPONDING PAGE HISTORY MEMORY CACHE METHOD
情報処理装置および可変ページサイズ対応ページ履歴メモリキャッシュ方法 - 特許庁 - Then, the mail firmware is loaded from a system drive to a cache memory (S104).
次に、システムドライブからメインファームウェアをキャッシュメモリ上にロードする（Ｓ１０４）。 - 特許庁 - save the current state of the memory caching array into a classical cache file Parameter
メモリキャッシングの配列の状態を典型的なキャッシュファイルに保存します。 - PEAR
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- PEAR
- Copyright © 2001 - 2008 by the PEAR Documentation Group.
This material may be distributed only subject to the terms and conditions set forth in the Open Publication License, v1.0 or later (the latest version is presently available at http://www.opencontent.org/openpub/ ).
