「Memory Cache」を含む例文一覧(2237)

＜前へ 1 2 .... 11 12 13 14 15 16 17 18 19 .... 44 45 次へ＞
  • A cache memory has a first way including a first data cache area for storing data and a stack cache area for storing stack data, and a second way including a second data cache area for storing data.
    キャッシュメモリは、データが格納される第１データキャッシュ領域と、スタックデータが格納されるスタックキャッシュ領域とを含む第１ウエイと、データが格納される第２データキャッシュ領域を含む第２ウエイとを有している。 - 特許庁
  • The object program generation processing means generates, from the result of checking the memory access status, an object program for dynamically controlling and using a cache memory by means of a software control function of the cache memory.
    目的プログラム生成処理手段は、メモリアクセス状況の調査結果から、キャッシュメモリのソフトウェア制御機能を用いて動的にキャッシュメモリを制御し利用する目的プログラムを作成する。 - 特許庁
  • To suppress deterioration of data transfer efficiency between a cache memory and an external memory storing audio data of multi-channels processed by an arithmetic unit when a cache memory system is arranged between the external memory and the arithmetic unit.
    演算装置よって処理されるマルチチャネルのオーディオデータが格納されている外部メモリと演算装置との間にキャッシュメモリシステムを配置する場合、キャッシュメモリと外部メモリとの間のデータ転送効率の悪化を抑制する。 - 特許庁
  • A local memory side data transfer device 1 takes data from a local memory by incrementing an address simply, and stores the data in a cache memory 6 of a remote memory side data transfer device 2.
    ローカルメモリ側データ転送装置１が、単純にアドレスをインクリメントしてローカルメモリからデータを取り込んでリモートメモリ側データ転送装置２のキャッシュメモリ６に蓄える。 - 特許庁
  • The data storage device has a nonvolatile memory device (cache memory 1) and a nonvolatile semiconductor memory device (MONOS memory 2), data is stored linking with both memories in accordance with inputted data.
    揮発性メモリ装置（キャッシュメモリ１）と不揮発性半導体メモリ装置（ＭＯＮＯＳメモリ２）とを有し、入力したデータに応じて両メモリを連携させてデータを記憶する。 - 特許庁
  • This cache memory system is provided with a multiway set associative type cache memory 20, a bus load detection part 30 for detecting the load state of a bus to which the cache memory 20 is connected and outputting bus load information D2 and a replacing way control part 40 for changing a replacing method of the cache memory 20 in accordance with the bus load information D2 outputted from the bus load detection part 30.
    マルチウェイセットアソシアティブ方式のキャッシュメモリ２０と、キャッシュメモリ２０が接続されているバスの負荷状態を検出しバス負荷情報Ｄ２を出力するバス負荷検出部３０と、バス負荷検出部３０によるバス負荷情報Ｄ２に応じてキャッシュメモリ２０のリプレース方法を変更するリプレースウェイ制御部４０とを備える。 - 特許庁
  • To provide a data access control method by a tamper-resistant microprocessor and a cache memory mount processor without the need for a complicated hardware function wherein contents of a cache memory can be read from other programs with a secure method when a plurality of programs share one encryption key without the access limit of the cache memory and without the need for scanning all areas of the cache memory.
    キャッシュメモリのアクセス制限がなく、キャッシュメモリの全領域を走査する必要がなく、複数のプログラムが１つの暗号鍵を共有する際安全な方法で他のプログラムから読み出すことができ、複雑なハードウェア機能が不要な耐タンパマイクロプロセッサ及びキャッシュメモリ搭載プロセッサによるデータアクセス制御方法を提供する。 - 特許庁
  • Further, the storage device monitors the amount of dirty data in volatile cache memory such that the dirty data cached in volatile cache memory is sure to be within the backup area in nonvolatile cache memory, and when the dirty data amount exceeds a predetermined threshold, releases the cache residency area to secure the backup area.
    また、ストレージ装置は、揮発性キャッシュメモリにキャッシュされたダーティデータが不揮発性キャッシュメモリのバックアップ領域内に確実に収まるように、揮発性キャッシュメモリのダーティデータの量を監視し、当該ダーティデータの量が所定の閾値を超える場合には、キャッシュ常駐化領域を解放して、バックアップ領域を確保する。 - 特許庁
  • An ID is respectively attached to the respective application groups, a tag field of the cache memory is expanded, and the ID is recorded when cache fill is performed.
    各アプリケーション群にそれぞれＩＤを付け、キャッシュメモリのタグフィールドを拡張し、キャッシュフィルを行う際にこのＩＤを記録しておく。 - 特許庁
  • To improve transaction performance by incorporating a cache memory inside a switch in the case of connecting a host device, a cache and a magnetic disk by the switch.
    上位装置、キャッシュ、磁気ディスクをスイッチで接続する場合、スイッチ内にキャッシュメモリを内蔵し、トランザクション性能を向上する。 - 特許庁
  • If a cache miss occurs, the retrieval reception part 130 makes the retrieval instruction part 140 issue a retrieval execution instruction, and stores a retrieval result in the cache memory 110.
    キャッシュミスすれば検索指示部１４０に検索実行命令を発行させ、検索結果をキャッシュメモリ１１０に格納する。 - 特許庁
  • In parallel with this supply, a cache control part 40 transfers required vector data to an internal cache memory on the basis of supplied packets.
    これと並行して、キャッシュ制御部４０は供給されたパケットに基づいて、必要なベクトルデータを内部のキャッシュメモリに転送する。 - 特許庁
  • An area within a cache memory to be an object of coinciding control is preset to a resisters R1, R2 of a cache controller 125-1.
    キャッシュコントローラ１２５−１のレジスタＲ１，Ｒ２には、一致化制御の対象となるキャッシュメモリ内の領域が予め設定される。 - 特許庁
  • To reduce memory quantity for the management table of write cache, and to quicken retrieval processing by the management table of the write cache.
    ライトキャッシュの管理テーブルのためのメモリ量を削減するとともに、ライトキャッシュの管理テーブルによる検索処理の高速化を図ること。 - 特許庁
  • With this variable turned off (to 0), the buffer cache will only cache a fixed number of directories even if you have a huge amount of memory.
    しかしデフォルトモードで動作している時は、 大量のメモリを搭載していてもバッファキャッシュは固定数のディレクトリしかキャッシュしません。 - FreeBSD
  • A loop cache controller (214) of a microprocessor starts to construct a software pipe lined loop whose dimension is designated in a loop cache memory (210).
    マイクロプロセッサのループ・キャッシュ制御器（２１４）は、ループ・キャッシュメモリ（２１０）に指定寸法のソフトウェア・パイプライン化ループの構築を開始する。 - 特許庁
  • This data processing system includes an instruction cache 8 and an instruction expansion circuit 10 between the instruction cache 8 and a compressed instruction data memory 12.
    データ処理システムは命令キャッシュ（８）および命令キャッシュ（８）と圧縮命令データメモリ（１２）間の命令伸張回路（１０）を含む。 - 特許庁
  • The cache architecture (16) used for a processor includes a RAM set cache for performing caching operation for successive blocks of a main memory (20).
    処理装置に使うキャッシュ・アーキテクチャ（１６）が、メイン・メモリ（２０）の連続ブロックのキャッシュ動作をするためのＲＡＭセット・キャッシュを含む。 - 特許庁
  • The cache architecture (16) used for a processor includes a RAM set cache for performing caching operation for successive blocks of a main memory (20).
    処理装置に使うキャッシュ・アーキテクチュア（１６）が、主メモリ（２０）の連続ブロックのキャッシュ動作をする為のＲＡＭセット・キャッシュを含む。 - 特許庁
  • The initial registration cache 32 is provided with memory capacity same as or smaller than that of the primary cache 33, and the fast access is performed.
    初期登録キャッシュ３２は、１次キャッシュ３３と同等あるいはそれより小さい記憶容量を有し、高速なアクセスが可能である。 - 特許庁
  • The main system memory (main RAM for example) 230 stores a part of large capacity information into the cache.
    メインシステムメモリ（たとえばメインＲＡＭ）は、大容量情報の一部をキャッシュに入れる。 - 特許庁
  • To surely detect an error in a cache memory due to a miss on logical design or a data change.
    論理設計上のミスやデータ化けによるキャッシュメモリのエラーを確実に検出する。 - 特許庁
  • To provide a technology for storing a single block in a cache memory by using a data storage device.
    データ記憶装置を用いてシングルブロックをキャッシュメモリに格納する技術を提供する。 - 特許庁
  • IMPROVEMENT OF RELIABILITY USING NONVOLATILE MEMORY CACHE IN DISCLESS NETWORK-BOOTABLE COMPUTER
    ディスクレスネットワークブータブルコンピュータにおける不揮発性メモリキャッシュを用いた信頼性の改善 - 特許庁
  • On the basis of the automatic evaluation result, the storage response-characteristic information is held in a cache memory.
    自動評価結果に基づき、ストレージの応答特性情報をキャッシュメモリに保持する。 - 特許庁
  • A processing system 100 comprises a CPU 110, a main memory 120, and a cache 130.
    処理システム１００は、ＣＰＵ１１０、メインメモリ１２０、及び、キャッシュ１３０から構成される。 - 特許庁
  • A cache memory 14 temporarily stores the queue state information read out with the prescheduler 13.
    キャッシュメモリ１４は、プレスケジューラ１３で読み出されたキュー状態情報を一時格納する。 - 特許庁
  • When accessing data, host computers send packets to the cache memory through the switch.
    ホストコンピュータはデータをアクセスするときパケットをスイッチを介してキャッシュメモリに送出する。 - 特許庁
  • To improve the executing performance of a program by effectively using a cache memory.
    キャッシュメモリを有効的に利用することによりプログラムの実行性能を向上すること。 - 特許庁
  • To provide an information processor that makes more effective use of a cache memory in a CPU.
    ＣＰＵ内のキャッシュメモリがより有効に利用される情報処理装置を、提供する。 - 特許庁
  • Further, the data is "locked" into the cache or other fast memory until it is loaded for use.
    さらに、データは、使用のためにロードされるまでキャッシュ又は他の高速メモリに「ロック」される。 - 特許庁
  • To execute a printing process at a high speed and to efficiently control a cache area of a memory.
    印刷処理を高速で行い、さらに、メモリのキャッシュ領域を効率良く制御する。 - 特許庁
  • The storage device which has received the instruction of prefetch reads the designated data on a cache memory.
    プリフェッチの指示を受けた記憶装置は、指定されたデータをキャッシュメモリ上に読み出す。 - 特許庁
  • To make an access to a system memory occurring in changing (lightening) cache data more efficient.
    キャッシュ・データの変更（ライト）に伴って発生するシステム・メモリヘのアクセスを効率化する - 特許庁
  • METHOD, CIRCUIT, AND SYSTEM FOR USING IDLE TIME OF DYNAMIC FREQUENCY SCALING CACHE MEMORY
    ダイナミック周波数スケーリングキャッシュメモリの休止時間を利用する方法、回路及びシステム - 特許庁
  • For this reason, the cache possible areas of the memory is not continuous distributions but necessary scattered distribution.
    そのためメモリーのキャッシュ可能範囲は連続分布ではなく、必要な分散分布である。 - 特許庁
  • To provide a compile device and a processor system for enhancing the use efficiency of a cache memory.
    キャッシュメモリの利用効率を向上出来るコンパイル装置、及びプロセッサシステムを提供する。 - 特許庁
  • To reduce power required for saving cache data into a nonvolatile memory.
    不揮発性メモリにキャッシュデータを退避させるために必要な電力を減少させること。 - 特許庁
  • To provide a method and a system for using cache memory management based on extents.
    エクステントを基礎としたキャッシュメモリ管理を使用する方法及びシステムを提供する。 - 特許庁
  • CONTROL METHOD FOR CACHE MEMORY, COMPUTER SYSTEM, HARD DISK DRIVE, AND HARD DISK CONTROLLER
    キャッシュメモリの制御方法、コンピュータシステム、ハードディスクドライブ装置およびハードディスク制御装置 - 特許庁
  • This decoder for a variable length code uses the variable length code for an address to access a cache memory 8 to decode the code.
    可変長符号をアドレスとしてキャッシュメモリ８をアクセスして復号化を行う。 - 特許庁
  • /proc/sys/vm This directory contains files for memory management tuning, buffer and cache management.
    /proc/sys/vmこのディレクトリにはメモリ管理の調整、バッファやキャッシュ管理のためのファイルがある。 - JM
  • To enable an OS after restart to take over a disk cache itself on a memory.
    メモリ上のディスクキャッシュそのものを再起動後のＯＳが引き継ぐことができるようにする。 - 特許庁
  • The processor executes an operating system and a cache driver loaded to the volatile memory.
    プロセッサは、前記揮発性メモリにロードされた、オペレーティングシステムとキャッシュドライバとを実行する。 - 特許庁
  • METHOD FOR INVALIDATING DATA IN MEMORY CACHE, COMPUTER READABLE MEDIUM, AND IMAGE PROCESSING SYSTEM
    メモリ・キャッシュ内のデータを無効化する方法、コンピュータ可読媒体及びイメージ処理システム - 特許庁
  • DC power from the battery module 7_1 is supplied only to the cache memory 11_1.
    バッテリモジュール７_１からのＤＣ電力の供給をキャッシュメモリ１１_１だけに行う。 - 特許庁
  • To provide a parallel processing method for multi-dimensional Fourier transform effectively using a cache memory.
    キャッシュメモリを有効に利用した多次元フーリエ変換の並列処理方法を提供する。 - 特許庁
  • Next, the system reads tag bits for a cache line associated with the memory location (408).
    次にシステムは、メモリ位置に関連されたキャッシュラインのためのタグビットを読み取る（４０８）。 - 特許庁
  • To provide a cache memory device capable of reducing a data size of a tag storage unit.
    タグ記憶部のデータサイズを少なくすることができるキャッシュメモリ装置を提供すること - 特許庁
  • A TAG memory 151 holds the information on the cache installed in a CPU inside a node (#0).
    ＴＡＧメモリ１５１はノード（＃０）内のＣＰＵに搭載されるキャッシュの情報を保持する。 - 特許庁
＜前へ 1 2 .... 11 12 13 14 15 16 17 18 19 .... 44 45 次へ＞

例文データの著作権について