「Memory Cache」を含む例文一覧(2237)
＜前へ 1 2 .... 13 14 15 16 17 18 19 20 21 .... 44 45 次へ＞- Accordingly, in case the present channel is maintained, only the files having a high possibility of being viewed are stored in the cache memory 103b, enabling an increase of the hit rate of the cache memory 103b.
このため、キャッシュメモリ１０３ｂには、現在のチャンネルが維持された場合に視聴される可能性の高いファイルのみが格納され、キャッシュメモリ１０３ｂのヒット率を高くできる。 - 特許庁 - The temporary storing quantity or temporary storing time of information in a cache memory (temporary storage means) is controlled according to the determination result of attribute of the information to be written in the cache memory.
キャッシュメモリ（一時記憶手段）において情報を一時記憶する量又は一時記憶する時間を、キャッシュメモリに書き込まれる情報の属性の判別結果により制御する。 - 特許庁 - One or more dirty data element of a plurality of dirty data store in a first cache memory in a first control module is copied to a second cache memory in a second control module.
第一のコントロールモジュール内の第一のキャッシュメモリに記憶されている複数のダーティデータ要素のうちの一以上のダーティデータ要素を、第二のコントロールモジュール内の第二のキャッシュメモリにコピーする。 - 特許庁 - Hereat, a prefetch size and a prefetch amount are dynamically changed according to a remaining capacity of the cache memory, thus preventing depletion of the cache memory and avoiding performance degradation of the entire system.
この際、キャッシュメモリの残容量に応じてプリフェッチサイズおよびプリフェッチ量を動的に変更することで、キャッシュメモリの枯渇を防止し、システム全体の性能の低下を回避する。 - 特許庁 - The pixel reference part 15 reads the pixel before conversion from the cache memory 20 at the conversion request when the pixel before conversion positioned at the coordinates before conversion is stored in the cache memory 20.
画素参照部１５は、変換要求に基づいて、変換前座標に位置する変換前画素がキャッシュメモリ２０に記憶されている場合に、変換前画素をキャッシュメモリ２０から読み出す。 - 特許庁 - To provide an efficient method and device for accurately excluding documents from a local cache memory in browser environment according to the traffic of a usable cache memory and a browser.
利用可能なキャッシュ・メモリ及びブラウザのトラフィックに基づいて、ブラウザ環境のローカル・キャッシュ・メモリからドキュメントを的確に排除するための効率的な方法及び装置を提供する。 - 特許庁 - When a cache 0 fails while the cache 0 and a cache 1 carry out duplexing of unwritten data to a disk, the disk unwritten data is overwritten and copied on disk unwritten data of a cache 4 not duplexed with other cache memory modules and data synchronous with the disk.
Ｃａｃｈｅ０とＣａｃｈｅ１がディスクへの未書き込みデータを二重化している場合に、Ｃａｃｈｅ０が故障したとき、ディスク未書き込みデータを他のキャッシュメモリモジュールと二重化していないＣａｃｈｅ４のディスク未書き込みデータであってディスクと同期しているデータに上書きコピーする。 - 特許庁 - Further, when timbre switching is indicated, whether or not waveform data used preferentially for the switching-indicated timbre are held in the cache memory 11 is detected and when the waveform data are not held in the cache memory 11, the waveform data are read out of the waveform memory 10 and transferred to the cache memory 11.
また、音色切換が指示されたときに、その切換指示された音色で優先的に使用される波形データが、キャッシュメモリ１１上に保持されているか否かが検出され、この波形データがキャッシュメモリ１１上に保持されていないときには、この波形データが波形メモリ１０から読み出されて、キャッシュメモリ１１に転送される。 - 特許庁 - The first cache control means stores write data to be written onto the first external storage in a cache area in the volatile memory.
第１キャッシュ制御手段は前記第１外部記憶装置に書き込むべきライトデータを前記揮発性メモリ内のキャッシュ領域に格納する。 - 特許庁 - When the data in the address region are written in a cache memory according to cache mistake, the replacement protection bit L of the write entry is set as a valid value.
キャッシュミスによりアドレス領域内のデータをキャッシュメモリに書き込むときに、書き込むエントリのリプレース保護ビットＬを有効な値に設定する。 - 特許庁 - A cache mistake detecting part 10b detects a cache mistake for the semiconductor memory 6 in the process of first and second virtual machines 131, 132.
キャッシュミス検出部１０ｂは、第１・第２の仮想マシン１３１，１３２の処理において半導体メモリ６に対するキャッシュミスの検出を行う。 - 特許庁 - A cache control circuit discriminates whether target block data is stored in the cache memory in response to a request from a keystone correction circuit.
キャッシュ制御回路は、キーストーン補正回路からの求めに応じて、キャッシュメモリ上に、目的のブロックデータが格納されているか否かを判別する。 - 特許庁 - To improve an execution performance for a load instruction to access a plurality of element data items in a cache line while a cache memory is in an invalid state.
キャッシュメモリが無効な状態でキャッシュライン中の複数の要素データをアクセスするロード命令に関し、実行性能を向上させる。 - 特許庁 - The memory controller 109 includes a directory cache 112 holding second entry information consisting of cache data of a part of a first entry information.
メモリコントローラ１０９は、第一のエントリ情報の一部のキャッシュデータからなる第二のエントリ情報を保持するディレクトリキャッシュ１１２を備えている。 - 特許庁 - When, the flag 130 is already set when reply occurs to a cache mis-request, the update of the cache memory by the reply is not performed.
キャッシュミスリクエストに対するリプライがあった際にフラッシュフラグ１３０がセットされていれば、当該リプライによるキャッシュメモリの更新を行わない。 - 特許庁 - The cache control program realizes a MBC mechanism 42 of a file server 24, and controls a cache memory as a group of a plurality of extents.
ファイルサーバ機２４のＭＢＣ機構４２はキャッシュ制御プログラムにて実現され、キャッシュメモリ４４を複数のエクステントの集まりとして管理する。 - 特許庁 - To avoid the decrease of the use efficiency of a cache memory and the decrease of a cache hit ratio by a plurality of processes in which priorities are set.
本発明は、優先度が設定された複数プロセスによるキャッシュメモリの利用効率の低下及びキャッシュヒット率の低下を回避する。 - 特許庁 - A laser printer 1 secures the font cache of characters in a RAM 10 and the backup area of a font cache memory in an NV-RAM 11 at the time of printing.
レーザプリンタ１は、印刷時の文字のフォントキャッシュをＲＡＭ１０内に、フォントキャッシュメモリのバックアップエリアをＮＶ−ＲＡＭ１１内に確保する。 - 特許庁 - When the flash address matches with a misaddress in the middle of cache mis-request processing, the cache memory is invalidated and a flash flag 130 is set.
また、フラッシュアドレスがキャッシュミスリクエスト処理中のミスアドレスに一致した場合にはキャッシュメモリを無効化するとともに、フラッシュフラグ１３０をセットする。 - 特許庁 - To provide a method that selectively prefetches a line M+1 from an L2 cache or a main memory to an L1 instruction cache when executing a line M.
ラインＭの実行時にラインＭ＋１をＬ２キャッシュ又はメイン・メモリからＬ１命令キャッシュに選択的にプリフェッチする方法を提供する。 - 特許庁 - Whether a data subsystem is to be operated as a cache memory or as a scratchpad memory in which line fetch from an external memory is suppressed is determined, and a control bit is programmed so that the data subsystem can be operated as either the cache memory or the scratchpad memory depending on the determination result.
データサブシステムをキャッシュメモリとして作動すべきか、または外部メモリからのラインフェッチを抑制するスクラッチパッドメモリとして作動すべきかを判断し、前記判断に応じて前記データサブベースをキャッシュメモリまたはスクラッチパッドメモリのいずれかとして作動させるよう、制御ビットをプログラムする。 - 特許庁 - To provide a cache memory system capable of reducing the overhead of memory access, improving the utilization efficiency of a memory, a CPU, an external device for supplying data to the memory and the like, and improving the performance of the entire system, and to provide a CPU core, and a cache memory control method.
本発明は、メモリアクセスのオーバーヘッドを削減すると共に、メモリやＣＰＵ、メモリにデータ供給する外部デバイス等の利用効率を上げ、システム全体の性能を向上させることの出来るキャッシュメモリシステム、ＣＰＵコア及びキャッシュメモリ制御方法を提供することを課題とする。 - 特許庁 - To obtain memory access to the data registered in a cache memory except for the data which is being registered although the cache memory is registering data by specifying memory access to the data registered except for the data which is being registered in an intermediate record device having a cache memory which is provided with a plurality of memory access demand generating device and can handle a plurality of memory access demand in multiple.
複数のメモリアクセス要求発生装置を備え、複数のメモリアクセス要求を多重に処理可能なキャッシュメモリを有した中間記憶装置において、キャッシュメモリに登録動作中のデータを除いたキャッシュメモリ登録済みのデータへのメモリアクセスを特定することで、キャッシュメモリ登録動作中にかかわらず、当該登録中データを除いたキャッシュメモリ登録済みデータへのメモリアクセスを行う。 - 特許庁 - If data to be written in the cache memory from the processor are a function return address value, the data to be written in the cache memory are written in ordinarily as original data, and replica data having contents identical with those of the original data are generated associated with the original data and written in the cache memory.
プロセッサからキャッシュ・メモリに書き込むべきデータが関数戻りアドレス値である場合には、通常通りキャッシュ・メモリに書き込むべきデータをオリジナルデータとして書き込むと共に、当該オリジナルデータと同一内容のレプリカデータを作成しオリジナルデータと対応付けてキャッシュ・メモリに書き込む。 - 特許庁 - The set associative type cache memory device equipped with a memory cell part which holds data and tags, an LRU memory part representing reference history information on cache blocks, and a circuit which makes a hit/miss decision has an instruction for changing the LRU of a corresponding cache block to the block which was referred to in the remote past.
データとタグを保持するメモリセル部と、キャッシュブロックの参照履歴情報を表すＬＲＵメモリ部と、ヒット／ミスを判定する回路を具備するセットアソシアティブ方式のキャッシュメモリ装置において、該当キャッシュブロックのＬＲＵを最も遠い昔に参照したブロックに変更する命令を備える。 - 特許庁 - Consequently, when one table 61 is used, the storage contents of a cache memory 13 are not changed and image data of the necessary input images are stored in the cache memory 13, so the hit rate of the cache memory 13 is improved to speedily perform display processing.
その結果、１つのテーブル６１が利用されているとき、キャッシュメモリ１３の記憶内容は変更されず、キャッシュメモリ１３には必要な入力画像の画像データが記憶されているので、キャッシュメモリ１３のヒット率が向上し、表示処理を迅速に行うことができる。 - 特許庁 - The channel adapter 11 manages the directory information of the data in the local cache memory 105, and, when receiving a data read request from the host 50, determines according to the directory information whether or not the read data is found in the local cache memory 105; if it is found, the read data is transferred from the local cache memory 105 to the host 50.
チャネルアダプタ１１は、ローカルキャッシュメモリ１０５内のデータのディレクトリ情報を管理し、ホスト５０からデータリード要求を受けると、ディレクトリ情報に基づきローカルキャッシュメモリ１０５でリードデータがヒットするか判断し、ヒットすれば、ローカルキャッシュメモリ１０５からホスト５０へリードデータを転送する。 - 特許庁 - To reduce the number of times nonvolatile memory is rewritten in a processor system where part of either main memory or cache memory includes nonvolatile memory such as PCM having a bit variable function.
メインメモリまたはキャッシュメモリのどちらかの一部が、ビット可変機能を持つＰＣＭ等の不揮発性メモリから構成されるプロセッサシステムにおける不揮発性メモリの書き換え回数を削減する。 - 特許庁 - When the memory 3 is used as a write-back type disk cache, the memory controller 2 writes the same data to the backup memory 11 while writing the data in an unused area of the memory 3.
メモリ３がライトバック型のディスクキャッシュとして使用される場合、メモリコントローラ２は、メモリ３の未使用領域にデータをライトすると同時に、バックアップメモリ１１にも同じデータをライトする。 - 特許庁 - This device comprises a cross point type ferroelectric memory 30 and a write-back type cache memory 40 being able to perform random access, access for the cross point type ferroelectric memory 30 is performed through a second memory.
クロスポイント型強誘電体メモリ３０と、ランダムアクセスが可能なライトバック型のキャッシュメモリ４０を含み、クロスポイント型強誘電体メモリ３０へのアクセスは第２のメモリを介して行う。 - 特許庁 - The shared memory 110 divided into a plurality of clusters 111 is shared by a plurality of masters to maintain coherency of a cache memory.
複数のクラスタ１１１に分割された共有メモリ１１０を複数のマスタが共有することで、キャッシュメモリのコヒーレンシを保つ。 - 特許庁 - After the whole table area is completely erased, data erased from the table area is saved again to the flash memory from a cache memory.
テーブル域の全域の消去が完了した後、テーブル域から消去されたデータをキャッシュメモリからフラッシュメモリへ再退避する。 - 特許庁 - To provide a technology for properly saving data stored in a cache memory while suppressing the capacity of a nonvolatile memory.
不揮発メモリの容量を抑えつつ、キャッシュメモリに格納されたデータを適切に退避させることのできる技術を提供する。 - 特許庁 - A latest version of target data stored in a main memory 5 of the hole cell CH is stored in a cache memory 7 of the owner cell CO.
ホームセルＣＨのメインメモリ５に記憶された対象データの最新版は、オーナーセルＣＯのキャッシュメモリ７に格納されている。 - 特許庁 - A distributed time base signal is combined with a memory directory for providing address translation for data in a memory cache.
配布されるタイム・ベース信号は、メモリ・キャッシュ内にあるデータのためにアドレス変換を提供する、メモリ・ディレクトリに結合される。 - 特許庁 - To allow a BIST (Built-In Self Test) circuit used for a manufacturing test of a LSI internal memory, to be used for initializing a cache memory also.
ＬＳＩ内部メモリの製造テストに用いられるＢＩＳＴ（Build-In Self Test）回路をキャッシュメモリの初期化にも使用できるようにする。 - 特許庁 - Conversely, when the read address does not exist in the cache memory, the designated read address data is outputted from the sequential memory.
反対に、キャッシュメモリ内にリードアドレスが存在しない場合には、指定されたリードアドレスのデータはシーケンシャルメモリから出力される。 - 特許庁 - Discriminating means 103, 203 of TAG are provided respectively in a memory controller 113 and a memory 200 having a cache holding mechanism.
メモリコントローラ（１１３）とキャッシュ保持機構を有するメモリ（２００）のそれぞれに、ＴＡＧの判定手段（１０３，２０３）を設ける。 - 特許庁 - DYNAMIC MEMORY ALLOCATION METHOD FOR MAINTAINING UNIFORM DISTRIBUTION OF CACHE PAGE ADDRESS IN ADDRESS SPACE
アドレススペース内にキャッシュページアドレスの均一な分布を維持するための動的なメモリ割り当て方法 - 特許庁 - Data written in the cache memory 11_1 is written in an HDD 15_1 by the processor 33.
キャッシュメモリ１１_１に書き込まれたデータが、プロセッサ３３によりＨＤＤ１５_１に書き込まれる。 - 特許庁 - To provide a write-back device of a cache memory capable of enhancing the efficiency of using a system bus.
システムバスの使用効率を向上させることのできるキャッシュメモリのライトバック装置を提供する。 - 特許庁 - Further, at least a part of the memory is allocated to a cache having one or more buffers.
さらに、メモリの少なくとも一部分は１以上のバッファを有するキャッシュに割付けられる。 - 特許庁 - To promptly perform variable print processing by efficiently storing a reuse-object into a cache memory.
再利用オブジェクトを効率的にキャッシュメモリに保存し、バリアブル印刷処理を迅速に実行する。 - 特許庁 - To provide a cache memory attaining a consumption current much lower than ever before.
従来よりもさらに低消費電流化の実現を図るようにしたキャッシュメモリを提供すること。 - 特許庁 - To provide a cache memory which has high operation speed and can reduce power consumption.
速い動作速度を有すると同時に、電力消費を低減させ得るキャッシュメモリを提供すること。 - 特許庁 - A cache memory 64 stores a degree of recommendation indicating the degree of recommendation of contents to a user.
キャッシュメモリ６４は、ユーザに対する、コンテンツの推薦の度合いを示す推薦度を記憶する。 - 特許庁 - A descriptor is cached as part of a virtual descriptor gather list in a descriptor cache memory 108.
デスクリプタ・キャッシュ・メモリ１０８に、デスクリプタが仮想デスクリプタ・ギャザー・リストの一部としてキャッシュされる。 - 特許庁 - STORAGE SYSTEM USING TWO KINDS OF MEMORY DEVICES FOR CACHE AND METHOD FOR CONTROLLING THE STORAGE SYSTEM
２種のメモリデバイスをキャッシュに用いるストレージシステム及びそのストレージシステムを制御する方法 - 特許庁 - To reduce transactions for keeping cache consistency in a main memory sharing multiprocessor.
主記憶共有マルチプロセッサにおいて、キャッシュ一貫性を保持するためのトランザクションを削減する。 - 特許庁 - To shorten a time length required in returning data from a nonvolatile storage resource to the cache memory.
不揮発性の記憶資源からキャッシュメモリにデータを戻すのに要する時間長を短縮する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
