「Memory Controller」を含む例文一覧(4967)
＜前へ 1 2 .... 16 17 18 19 20 21 22 23 24 .... 99 100 次へ＞- A memory controller 21 and a first memory 21 are provided between a signal reproduction part 10 and an MPEG 2 decoding part 22.
信号再生部１０とＭＰＥＧ２復号部２２との間に、メモリコントローラ２１及び第１のメモリ２１を備えている。 - 特許庁 - That is, the access controller part 34 reading-accesses a memory buffer part 44, without read-access to a memory access array 43.
すなわち、アクセスコントローラ部３４は、メモリセルアレイ４３に読み出しアクセスすることなく、メモリバッファ部４４に読み出しアクセスする。 - 特許庁 - To provide a plant controller for increasing an operation rate by decreasing the failure rate of the memory element failure of a memory.
メモリのメモリ素子故障の故障率を下げ稼働率を上げることができるプラント制御装置を得ることである。 - 特許庁 - When data are accumulated in the output data memory 20, the data are written into an external memory under the control of an encoding controller.
出力データメモリ２０にデータが蓄積すると符号化コントローラの制御により、外部のメモリに書き込みを行う。 - 特許庁 - The memory controller performs control such that a data block and the error correction code are written in parallel with the plurality of memory chips.
メモリコントローラは、データブロック及び誤り訂正符号が複数のメモリチップに並列して書き込まれるように制御する。 - 特許庁 - One pipe buffer for retrieving an even segment and its corresponding odd segment by one memory access to the memory is also included in the graphics controller.
メモリへの１回のメモリアクセスで偶数セグメント及び対応する奇数セグメントを検索する１つのパイプバッファを有する。 - 特許庁 - The memory controller 140 performs interface processing mediating between the test circuit 160 and the memory 20 through the internal bus 180.
メモリーコントローラー１４０は、内部バス１８０を介して、テスト回路１６０とメモリー２０とのインターフェース処理を行う。 - 特許庁 - To provide a memory controller for efficiently operating access control between plural outside devices and a memory.
複数の外部装置とメモリとの間のアクセス制御を効率的に行うことが可能なメモリ制御装置を提供する。 - 特許庁 - The memory controller 4 temporarily holds pixel information which is outputted from the shadow generating circuit 3 and outputs it to a frame memory 5.
メモリ・コントローラ４は、影生成回路３から出力された画素情報を一時保持し、フレーム・メモリ５へ出力する。 - 特許庁 - To provide a memory controller for adjusting memory access timing even without a blanking period in an application.
アプリケーションにブランキング期間が無くても、メモリアクセスタイミングを調整することができるメモリ制御装置を提供することである。 - 特許庁 - To provide a memory system capable of acquiring data to be used to debug firmware stored in a mounted memory controller.
搭載したメモリコントローラに格納されたファームウェアのデバッグに使用するデータを取得可能なメモリシステムを提供する。 - 特許庁 - The memory 18 outputs digitized reference data 22 in response to the synchronization signal by control of a memory controller 19.
メモリ制御器１９の制御により、メモリ１８が同期信号に応答してデジタル化基準データ２２を出力する。 - 特許庁 - The special effect apparatus comprises a frame memory 3, a memory controller 5, a read address control circuit 9, a shadow calculation section 13 and a composite circuit 15.
フレームメモリ３、メモリコントローラ５、読出アドレス制御回路９、シャドウ演算部１３および合成回路１５を備える。 - 特許庁 - Also, a nonvolatile memory controller 14 writes the compressed cache data created by the CPU11 into a nonvolatile memory 15.
また、不揮発性メモリコントローラ１４は、ＣＰＵ１１で生成した圧縮キャッシュデータを不揮発性メモリ１５に書き込む。 - 特許庁 - To solve the problem that a memory card controller of the conventional FAT 16 can not cope with the increased capacity (over 2 gigabyte) of a memory card.
メモリカードの大容量化（２ギガバイト超）に伴い、旧来のＦＡＴ１６のメモリカード制御装置は対応できない。 - 特許庁 - The RPU 12, the main memory 13, the DMA controller 14 and the CPU 15 are all connected to a memory bus 21.
これらＲＰＵ１２、主メモリ１３、ＤＭＡコントローラ１４およびＣＰＵ１５は何れもメモリ・バス２１に接続される。 - 特許庁 - The change quantity deciding unit is composed of a memory controller 124, a memory 125 and a change quantity decider 126.
前記変化量判断ユニットは、メモリ制御部１２４、メモリ装置１２５及び変化量判断部１２６で構成されている。 - 特許庁 - The memory controller 42 controls the memory card 20 so that writing operations of the flash memories (FM1 to FM6) are translated.
このときメモリコントローラ４２は、フラッシュメモリ（ＦＭ１〜ＦＭ６）の書込み動作を並進させるようにメモリカード２０を制御する。 - 特許庁 - To provide a memory controller and a flash memory system, so as not to search only a specific physical block for an empty block.
空きブロックの検索を特定の物理ブロックに集中させないメモリコントローラおよびフラッシュメモリシステムを提供する。 - 特許庁 - The memory controller 12 uses the voltage Vcc as the power source to write information supplied from the PC 2 to the memory 13.
メモリコントローラ１２は、電圧Ｖｃｃを電源として用いて、ＰＣ２から供給される情報をメモリ１３に書き込む。 - 特許庁 - In writing data, in a first sub-system 10, data are written into a data memory device 41a from a memory interface controller 13.
データのライト時には、第１のサブシステム１０では、メモリインタフェースコントローラ１３からデータをデータ用メモリ装置４１に書き込む。 - 特許庁 - MEMORY CONTROLLER AND MEMORY CONTROL METHOD, PROGRAM FOR IMPLEMENTING SAME METHOD, RATE CONVERTING DEVICE, AND IMAGE SIGNAL PROCESSING APPARATUS
メモリコントローラおよびメモリコントロール方法、その方法を実行するためのプログラム、レート変換装置および画像信号処理装置 - 特許庁 - The memory processing system in this invention is provided with a system controller 1 and a plurality of memory modules 1000A....
本発明の実施の形態によるメモリ処理システムは、システムコントローラ１と複数のメモリモジュール１０００Ａ、…とを備える。 - 特許庁 - Based on the comparison result and the bit rate information, the memory controller circuit 7 controls data readout from the memory 6.
メモリ制御回路７は、該比較結果およびビットレート情報に基づいて、メモリ６からのデータの読み出しを制御する。 - 特許庁 - A host controller 14 has a register set 33 which issues a command, and an ADMA 34 and accesses a system memory 13 and memory devices 15 and 16.
ホストコントローラ14は、コマンドを発行するレジスタセット33、及びＡＤＭＡ34を有し、システムメモリ13、及びメモリデバイス15,16をアクセスする。 - 特許庁 - To adjust the impedance of an output buffer in a DDR2 memory through the use of an OCD impedance adjusting function from the side of a memory controller.
メモリコントローラ側からOCDインピーダンス調整機能を用いたDDR2メモリの出力バッファのインピーダンス調整を行う。 - 特許庁 - The memory card (1) has a plurality of nonvolatile memories (2, 3) and a memory controller (5) controlling operations of the nonvolatile memories.
メモリカード（１）は、複数の不揮発性メモリ（２，３）、及び前記不揮発性メモリの動作を制御するメモリコントローラ（５）を有する。 - 特許庁 - The central switch is physically located on a memory board and made effective for providing a point-to-point bus between the memory controller and a memory device on the memory module in the combination with the parallel connection of the memory module.
中央スイッチはマザーボード上に物理的に配置され、メモリモジュールの並列接続との組み合わせにおいてメモリコントローラとメモリモジュール上のメモリデバイスとの間のポイントツーポイントバスを提供するのに役立つ。 - 特許庁 - To reduce the number of data writing operations into a flash memory and data transfer operations to the flash memory from a buffer inside a memory controller without interfering with access to the flash memory by a host system, in a flash memory system.
フラッシュメモリシステムにおいて、ホストシステムによるフラッシュメモリへのアクセスに支障を来たさずに、メモリコントローラ内のバッファからフラッシュメモリへのデータ転送動作及びフラッシュメモリへのデータ書込み動作の実行回数を減らす。 - 特許庁 - In the case where the free capacity of the memory is less than the optimal capacity and equal to or more than a guarantee memory capacity that is a total sum of memory capacities required for processing of the filters, the memory controller 20 allocates the guarantee memory capacity.
また、メモリの空き容量が、最適容量よりも少なく、かつ各フィルタの処理に必要なメモリ容量の総和である保障メモリ容量以上である場合は、保障メモリ容量を割り当てる。 - 特許庁 - When the memory access requests held are issued to the memory devices, the sequence of issuing the memory access requests is controlled from a media delay information that shows the media delay between the memory controller and each of the memory devices.
保持されたメモリアクセス要求をメモリデバイスに発行する際に、メモリコントローラと各メモリデバイスとの間の配線遅延を示す配線遅延情報に基づき、メモリアクセス要求を発行する順序を制御する。 - 特許庁 - To provide a memory control system, a memory controller, and a memory control method, having improved reliability by continuing mirroring operation when failure has occurred in a memory module of mirroring configuration without installing a preliminary memory module.
予備のメモリモジュールを設けず、ミラーリング構成のメモリモジュールに障害が発生したとき、ミラーリング動作を継続させ、信頼性を向上したメモリ制御システム、メモリ制御装置、メモリ制御方法を提供する。 - 特許庁 - A little circuits (a distributor 12 and a controller 13 for search) are added inside the memory.
メモリ内部に少量の回路（分配器１２、検索用コントローラ１３）を追加する。 - 特許庁 - In order to resume normal operations, the power module powers up the memory controller, then the memory controller drives the CKE signal low, then the power module powers up the termination voltage.
通常の動作を再開するために、パワー・モジュールはメモリ・コントローラをパワーアップし、メモリ・コントローラはＣＫＥ信号をローに駆動し、パワー・モジュールは、終端電圧をパワーアップする。 - 特許庁 - Then, the controller 1022 deletes the contents data which have been stored in the memory 1024.
そして、コントローラ１０２２は、メモリ１０２４に記憶されたコンテンツデータを削除する。 - 特許庁 - CONTROLLER APPARATUS, IMAGE FORMING APPARATUS, MEMORY CONTROL METHOD, COMPUTER PROGRAM, AND RECORDING MEDIUM
コントローラ装置、画像形成装置、メモリ制御方法、コンピュータプログラム及び記録媒体 - 特許庁 - A data synthesis part 14 adds a count/data switch bit when sending to a memory controller 15.
データ合成部14は、カウント/データ切替ビットを付加してメモリコントローラ15へ送出する。 - 特許庁 - NAND TYPE FLASH MEMORY DEVICE COMPATIBLE WITH SEQUENTIAL ROM INTERFACE, AND CONTROLLER THEREFOR
シーケンシャルＲＯＭインターフェース対応ＮＡＮＤ型フラッシュメモリーデバイス及びそのコントローラ - 特許庁 - To provide a memory controller capable of effectively reducing power consumption.
効果的に電力消費を低減することができるメモリ制御装置を提供する。 - 特許庁 - The still picture and audio data are written in a DRAM 9 via a memory controller 5.
静止画およびオーディオデータは、メモリコントローラ５を介してＤＲＡＭ９に書込まれる。 - 特許庁 - To provide a memory controller performing block erasure frequency averaging with higher accuracy.
ブロック消去回数平均化をより高精度に行うメモリコントローラを提供する。 - 特許庁 - Further, after the image signal having been recorded into the memory 5 is read out by the memory controller 12, the image signal is recorded into a recording medium 6 by a recording medium controller 13.
そして、メモリ５に記録された画像信号は、メモリコントローラ１２によって読み出された後に、記録媒体コントローラ１３によって記録媒体６に対して記録される。 - 特許庁 - This semiconductor memory device includes a voltage level detection part, a ready/busy driver controller and a ready/busy driver.
電圧レベル検出部と、レディー／ビジードライバコントローラと、レディー／ビジードライバとを含む。 - 特許庁 - A command repeater system 20 frequency-converts the command from the controller 16 and the response from a memory 14, and supplies it to the memory 14 and the controller 16.
コマンド中継装置２０は、コントローラ１６からのコマンド及びメモリ１４からのレスポンスを、周波数変換して、それぞれメモリ１４及びコントローラ１６に供給する。 - 特許庁 - The display device furthermore includes a controller for periodically refreshing the memory circuit 25.
ディスプレイ装置は、更に、周期的にメモリ回路２５をリフレッシュするコントローラを有する。 - 特許庁 - To realize power-saving control over an SDRAM and a memory controller internal circuit as for a memory controller for an SDRAM for a real-time processing application using a method of macroaccess.
マクロアクセスの手法を用いるリアルタイム処理アプリケーション用ＳＤＲＡＭのメモリコントローラにおいて、ＳＤＲＡＭとメモリコントローラ内部回路の省電力化制御を実現する。 - 特許庁 - MEMORY CONTROLLER, NONVOLATILE STORAGE DEVICE, NONVOLATILE STORAGE SYSTEM, DATA WRITING METHOD
メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法 - 特許庁 - To surely back-up a memory which is controlled by a DMA controller 1.
ＤＭＡコントローラ１で制御されるメモリのバックアップを確実に行えるようにする。 - 特許庁 - To reduce a processing load of a controller without increasing capacity of a buffer memory.
バッファメモリの容量を増加させることなく、コントローラの処理負荷を低減させる。 - 特許庁 - A page buffer circuit provides a common resource between a memory array controller and a user.
ページバッファ回路は、メモリアレイコントローラとユーザとの間の共有リソースを提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
