「Memory Controller」を含む例文一覧(4967)
＜前へ 1 2 .... 19 20 21 22 23 24 25 26 27 .... 99 100 次へ＞- To provide a method and apparatus for accessing a non-volatile memory controller and a volatile memory via a shred interface.
共通化インターフェースを介して、非揮発性メモリコントローラ、および揮発性メモリをアクセスするための方法および装置を提供する。 - 特許庁 - CIRCUIT AND METHOD FOR CORRECTING SKEW IN A PLURALITY OF COMMUNICATION CHANNELS FOR COMMUNICATING WITH MEMORY DEVICE, AND MEMORY CONTROLLER INCLUDING THE SAME
メモリ装置と通信する複数の通信チャンネル間のチャンネルスキュー補償回路とその方法及びこれを含むメモリコントローラ - 特許庁 - A memory controller 4 reads data from a predetermined starting point to an ending point out of the stored data in the first memory part 3.
メモリコントローラ４は第１のメモリ部３の記憶データから、予め定めた開始点より終了点までのデータを読み出す。 - 特許庁 - The transfer mode of the memory stick is set in a register within a memory stick controller 15 by a control signal from a host device.
メモリースティックの転送モードは、ホスト機器からの制御信号によってメモリースティックコントローラ１５のレジスタ内に設定される。 - 特許庁 - This vehicle controller has a nonvolatile memory and rewrites the memory by data transferred from en external rewriter.
車両制御装置は、書き換え可能な不揮発性メモリを有し、外部の書き換え装置から転送されたデータで該メモリを書き換える。 - 特許庁 - To provide a memory controller which can execute scramble to data without restricting copy between pages of a flash memory.
フラッシュメモリのページ間のコピーに制限を生じさせることなく、データに対するスクランブルを実行可能なメモリコントローラを提供する。 - 特許庁 - A controller 20 reads out a device code from a system area 100 of a memory device 10 when initializing the memory device to store the device code in a register 200.
コントローラ２０は、初期化時に、メモリデバイス１０のシステムエリア１００からデバイスコードを読出してレジスタ２００に保存する。 - 特許庁 - Then, a memory controller stores the evaluation values in the general purpose memory according to the addresses allocated by the BUS control circuit 26.
次に、メモリコントローラが、ＢＵＳ制御回路２６によって割り当てられたアドレスに従って、評価値を汎用メモリに記憶する。 - 特許庁 - The multiprocessor system comprises a main memory 107, a plurality of processors 101, a memory controller 105 and the directory 106.
主記憶装置１０７と複数のプロセッサ１０１とメモリコントローラ１０５とディレクトリ１０６とを具備するマルチプロセッサシステムを用いる。 - 特許庁 - To provide a memory controller capable of transferring data at high speed by minimizing access frequencies to a memory.
メモリに対するアクセス回数を最小限に抑え，高速にデータの転送を行うことができるメモリ制御装置を提供する。 - 特許庁 - To provide a memory controller capable of effectively preventing reduction in reliability of a flash memory due to accumulation of illicit mapping blocks.
不正マッピングブロックの蓄積によるフラッシュメモリの信頼性低下を効果的に防止することが可能なメモリコントローラを提供する。 - 特許庁 - Software for update is transferred from a portable nonvolatile memory 26 to a controller substrate 21 and written in a nonvolatile memory 24.
携帯型不揮発性メモリ２６から更新用のソフトウェアをコントローラ基板２１に転送して不揮発性メモリ２４に書き込む。 - 特許庁 - A memory module 15M connected to an address bus 63 is controlled by a memory controller 80 provided with an SDRAM control part 82.
アドレスバス６３に接続されたメモリモジュール１５Ｍは、ＳＤＲＡＭ制御部８２を備えるメモリコントローラ８０によって制御される。 - 特許庁 - The memory card (1) is provided with a plurality of the nonvolatile memories (2, 3) and a memory controller (5) controlling the operation of the nonvolatile memories.
メモリカード（１）は、複数の不揮発性メモリ（２，３）、及び前記不揮発性メモリの動作を制御するメモリコントローラ（５）を有する。 - 特許庁 - The memory controller 5 determines a block to be examined from a page of the memory 6, and reads data 45C from the examination target block.
メモリコントローラ５は、メモリ６のページの中から検査対象のブロックを決定し、検査対象のブロックからデータ４５Ｃを読み出す。 - 特許庁 - An interface controller 201 controls the memory card and an interface provided for the memory card 2.
インターフェイスコントローラ２０１は、メモリカード２と本メモリカード２に対するホストとの間に設けられるインターフェイスに対して制御を行う。 - 特許庁 - The system controller 7 eliminates the background component of the image data stored in the memory 9, according to the calculated background level and stores the resulting data to the memory 9.
演算した地肌レベルによりメモリ９に蓄積された画像データの地肌成分を除去してメモリ９に格納する。 - 特許庁 - When a keyword transmitted form a remote controller is determined not to be registered in the memory, the keyword is registered in the memory.
次に、リモコンから送信されてきたキーワードがメモリに登録済みでないと判定した場合には、そのキーワードをメモリに登録させる。 - 特許庁 - A semiconductor storage device relating to this invention includes a memory cell array 13, a memory controller 11, and a refresh control circuit 12.
本発明にかかる半導体記憶装置は、メモリセルアレイ１３と、メモリコントローラ１１と、リフレッシュ制御回路１２と、を備える。 - 特許庁 - To provide a memory controller and a flash memory system in which dummy data to be added is minimized in encoding data with Reed-Solomon codes.
データをリードソロモン符号で符号化するにあたり、付加するダミーデータの少ないメモリコントローラおよびフラッシュメモリシステムを提供する。 - 特許庁 - Also, a memory controller 30 selectively writes the executable code in the unit 34 mounted on the memory receptacle.
また、メモリコントローラ３０によって、メモリレセプタクル３２に装着される拡張メモリユニット３４に実行可能コードを選択的に書き込む。 - 特許庁 - To provide a semiconductor memory controller with high read/write reliability, and to provide a semiconductor memory having the same.
リードライトの信頼性の高い半導体メモリコントローラおよび前記半導体メモリコントローラを有する半導体メモリを提供する。 - 特許庁 - The plurality of memory modules of the one group having the respective ECC modules are operated in synchronization with one another by the memory controller.
それぞれのＥＣＣモジュールを有する１つのグループの複数のメモリーモジュールは、メモリーコントローラによって、同期して動作する。 - 特許庁 - To reduce the number of pin terminals of a controller for accessing a synchronous type memory and a non synchronous type memory in parallel or simultaneously.
同期型メモリと非同期型メモリとに並列的または同時的にアクセスするコントローラのピン端子数を削減すること。 - 特許庁 - Discriminating means 103, 203 of TAG are provided respectively in a memory controller 113 and a memory 200 having a cache holding mechanism.
メモリコントローラ（１１３）とキャッシュ保持機構を有するメモリ（２００）のそれぞれに、ＴＡＧの判定手段（１０３，２０３）を設ける。 - 特許庁 - To surely fetch and output read data even though a memory operation frequency is high at the reading time in a memory controller.
メモリコントローラにおいて、リード時にメモリの動作周波数が高くてもリードデータを確実に取り込んで出力できるようにする。 - 特許庁 - A buffer 9 of a controller 3 is used for data exchange operation between the host computer 4 and the controller 3, and data exchange operation between a flash memory 2 and the controller 3.
コントローラ３のバッファ９は、ホストコンピュータ４とコントローラ３との間のデータ交換動作及びフラッシュメモリ２とコントローラ３との間のデータ交換動作に用いられる。 - 特許庁 - Thus, since a start time is determined, the memory controller 21 receives a recording start request from the system controller 22 without waiting a start completion report from the drive controller 12.
これにより、起動時間が確定するため、メモリコントローラ２１はドライブコントローラ１２の起動完了報告を待たずにシステムコントローラ２２からの記録開始要求を受け付ける。 - 特許庁 - A DMA controller 21 is driven by synchronizing with an output cycle of a PWM controller 13 and sequentially reads data of the memory 22 and transfers the data to the PWM controller 13.
ＤＭＡコントローラ２１は，ＰＷＭコントローラ１３の出力周期に同期して駆動され，メモリ２２のデータを順に読み出してＰＷＭコントローラ１３に転送する。 - 特許庁 - By this means, a startup time is fixed, so that the memory controller 21 receives a request to start recording from the system controller 22 before the drive controller 12 reports that activation is completed.
これにより、起動時間が確定するため、メモリコントローラ２１はドライブコントローラ１２の起動完了報告を待たずにシステムコントローラ２２からの記録開始要求を受け付ける。 - 特許庁 - For example, when the controller 5 begins to operate, data necessary for the controller 5 are transferred to the destructive read type memory 4 altogether at a time, and when the controller 5 finishes operating, data read out of the destructive read type memory 4 together at a time are transferred from the controller 5 to the destructive read type memory 4 together.
例えば、制御装置５の動作開始時に、制御装置５に必要なデータを一括して破壊読出し型メモリ４に転送し、制御装置５の動作終了時に、破壊読出し型メモリ４から一括して読み出したデータを一括して制御装置５から破壊読出し型メモリ４に転送する。 - 特許庁 - By making a configuration as stated above, when the controller unit 1 has a trouble, an external memory unit 14 is removed from the troubled controller unit 1 and installed to a new controller unit, and the internal data stored in the external memory 17 can be shifted to the internal memory of a new controller unit through the communication port 15.
このように構成すると、コントローラユニット１が故障した際、この故障したコントローラユニット１から外部メモリユニット１４を取外して新規のコントローラユニットに装着することにより、外部メモリ１７に記憶した内部データを通信ポート１５を介して新規のコントローラユニットの内部メモリに移し替えることができる。 - 特許庁 - To provide a memory card that allows achieving a simple interface with fast, safe data access performance and that allows extending the life of a nonvolatile memory used as a main memory; a device having a nonvolatile memory; and a memory controller.
高速でかつ安全なデ−タアクセス性能、シンプルなインタフェ−スを実現でき、さらに、メインメモリとして用いられる不揮発性メモリの長寿命化を実現できるメモリカ−ド、不揮発性メモリを備えた装置及びメモリコントロ−ラを提供する。 - 特許庁 - In other words, a nonvolatile memory is prepared in a memory controller for storing address information of the defective memory cell, without storing the address information of the defective memory cell by using a part of the memory cell array prepared to store the data.
すなわち、データを記憶させるために設けられたメモリセルアレイの一部を使って不良メモリセルのアドレス情報を記憶させるのではなく、メモリコントローラの中に不良メモリセルのアドレス情報を記憶させる不揮発性のメモリを設ける。 - 特許庁 - The controller determines an access method for the first flash memory and the second flash memory according to whether the flash memory is inserted into the first socket for memory extension and the second socket for memory extension.
コントローラは、第１のメモリ拡張用ソケット及び第２のメモリ拡張用ソケット内にフラッシュメモリが挿入されているかどうかに応じて第１のフラッシュメモリ及び第２のフラッシュメモリに関して実行すべきアクセス方法を決定する。 - 特許庁 - The memory system includes a plurality of resistive memory cell fields including at least a first resistive memory cell field and a second resistive memory cell field, and a controller for controlling data transfer between the plurality of resistive memory cell fields.
メモリシステムは、第１の抵抗メモリセルフィールドおよび第２の抵抗メモリセルフィールドを少なくとも有する複数の各抵抗メモリセルフィールドと、上記複数の各抵抗メモリセルフィールドの間でのデータ伝送を制御するコントローラとを含む。 - 特許庁 - The memory controller 22 has a function for converting the logical address of the memory 21 into a physical address identifying the memory block, and executes processing to replace the memory block with a preregistered free block in rewriting the memory block.
メモリコントローラ２２は、メモリ部２１の論理アドレスを、メモリブロックを特定する物理アドレスに変換する機能を有し、メモリブロックの書き換えに際して当該メモリブロックと予め登録されたフリーブロックとを置き換える処理を実行する。 - 特許庁 - In transmitting the data of a local memory 12 of an A system device 10 to a local memory 22 of a B system device 20, a direct memory access controller(DMAC) 13 directly accesses and transfers the data of the local memory 12 to a shared memory 30.
Ａ系装置１０のローカルメモリ１２のデータを、Ｂ系装置２０のローカルメモリ２２へ送信する際に、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）１３は、ローカルメモリ１２のデータを、共有メモリ３０へ直接アクセスして転送する。 - 特許庁 - The memory controller holds a plurality of pieces of memory access, and controls an issuing order of pieces of the stored memory access based on the time information of finishing the memory access received from the bus master.
さらに、前記メモリコントローラは、複数のメモリアクセスを保持し、前記バスマスタより受信したメモリアクセスが終了する時間情報に基づき、前記保持されたメモリアクセスの発行順序を制御する。 - 特許庁 - The memory controller holding the address information of the defective memory cell contributes to an increase in process speed, while there is no need to access the memory cell array in order to obtain the address information of the defective memory cell.
不良メモリセルのアドレス情報を保持するメモリコントローラは、不良メモリセルのアドレス情報を取得するために、わざわざメモリセルアレイまでアクセスしないで済み、処理速度の向上に寄与することになる。 - 特許庁 - The multiport memory system is equipped with; a shared memory bank; and a refresh controller which is connected with the shared memory bank and impresses refresh commands from a plurality of processors alternatively to the shared memory bank.
共有されたメモリバンクと、その共有されたメモリバンクに接続され、複数のプロセッサーからのリフレッシュコマンドを共有されたメモリバンクに選択的に印加するリフレッシュコントローラと、を備えるマルチポートメモリシステム。 - 特許庁 - The memory controller 22 manages the different kinds of data stored in the memory 21 so as to store the same kind of data as before even after each of the memory blocks and the free blocks in the memory 21 is rewritten.
メモリコントローラ２２は、メモリ部２１の各メモリブロック及びフリーブロックを、書き換え後も書き換え前と同一の種類のデータを記憶するようにメモリ部２１に記憶するデータの種類を管理する。 - 特許庁 - To provide a memory system which includes a memory controller equipped with an address-scrambling function to a flash memory device which stores 2N+1 bit data, and also provide a method for scrambling address data in the memory system.
２Ｎ＋１ビットデータを格納するフラッシュメモリ装置に対するアドレススクランブル機能付きメモリ制御器を含むメモリシステム、およびそのメモリシステムにおいてアドレスデータをスクランブルする方法を提供する。 - 特許庁 - To reduce the power consumption by making off the supply of voltage to the terminal part of a memory bus line in the state where exchange of data is not carried out between a memory controller and a memory device.
メモリコントローラとメモリデバイス間でデータのやり取りを行わない状態のときにはメモリバスラインの終端部の電圧供給をオフして消費電力を削減する。 - 特許庁 - To provide a memory card that can write/read data to/from a nonvolatile memory safely without using a dedicated command between an external device and a controller in the memory card.
外部機器とメモリカード内コントローラの間で専用コマンドを設けることなく、安全性を高めた、不揮発性メモリへのデータの書込み／読出しができるメモリカードを実現すること。 - 特許庁 - When the memory controller cannot acquire data for satisfying a memory request from the prefetch buffer, the main memory is switched to an active power state and the prefetch logic is called.
メモリ・コントローラがプリフェッチ・バッファからメモリ要求を満足させるデータを取得できない場合、主メモリはアクティブな電力状態に切り替えられ、プリフェッチ・ロジックが呼び出される。 - 特許庁 - Waveform data stored in an external memory (NAND flash memory or the like) is read out by one page without no interruption to a controller (CPU), and samples can be supplied to the buffer of the waveform memory.
制御部（ＣＰＵ）への割込み無しで、外部メモリ（ＮＡＮＤ型フラッシュメモリ等）に格納した波形データのページ読出しを行い、波形メモリのバッファにサンプル補充する。 - 特許庁 - A data processing apparatus (1) includes a built-in memory (2) and a memory controller (3) for transferring data delivered from master devices (6-1 to 6-n, 7) to the built-in memory (2).
内蔵メモリ（２）と、マスタデバイス（６−１〜６−ｎ、７）から渡されたデータをその内蔵メモリ（２）に転送するメモリコントローラ（３）とを具備するデータ処理装置（１）を構成する。 - 特許庁 - A coil is formed on a memory device substrate or molded into a plastic mold to create near-field magnetic coupling with the stacked memory devices and the memory controller.
積層されたメモリデバイスとメモリコントローラとの近傍界磁界結合を作り出すために、コイルがメモリデバイス基板上に形成されているか又はプラスチックモールドに鋳込まれている。 - 特許庁 - A USB memory 1 has a flash memory 50, a USBI/F 20, and a main controller 10 controlling read processing and write processing for the flash memory 30.
ＵＳＢメモリ１は、フラッシュメモリ５０と、ＵＳＢＩ／Ｆ２０と、フラッシュメモリ５０に対する読み出し処理及び書き込み処理を制御するメインコントローラ１０とを有する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
