「Memory Controller」を含む例文一覧(4967)
＜前へ 1 2 .... 46 47 48 49 50 51 52 53 54 .... 99 100 次へ＞- This image processor has a plurality of formats as the format of image data at writing/reading to an image memory part, and is provided with a memory controller for executing the writing/reading of the image data to the image memory part by the use of the format selected from among a plurality of formats.
画像メモリ部への書き込み、読み出し時の画像データのフォーマットとして複数のフォーマットを備え、当該複数のフォーマットのうちから選択したフォーマットを用いて、前記画像メモリ部に対する画像データの書き込み、読み出しを実行するメモリコントローラを設ける。 - 特許庁 - When a memory controller applies a refresh-instruction for refreshing an opened bank (10th stage), a semiconductor memory pre-charges the opened bank (15th stage), further the semiconductor memory refreshes the bank pre-charged in the (15th stage) (19th stage).
メモリコントローラがオープンされたバンクをリフレッシュするためのリフレッシュ命令を印加すると（第１０段階）、半導体メモリ装置は、オープンされたバンクをプリチャージし（第１５段階）、さらに、半導体メモリ装置は、（第１５段階）でプリチャージされたバンクをリフレッシュする（第２９段階）。 - 特許庁 - To provide the control circuit of a flash memory which suppresses deterioration of processing efficiency when writing processing is not completed normally, without deteriorating the processing efficiency in normal writing processing, a memory controller and a flash memory system equipped with the control circuit.
通常の書込み処理における処理効率を低下させることなく、書込み処理が正常に完了しなかった場合の処理効率の低下を抑えたフラッシュメモリの制御回路、並びに、この制御回路を備えるメモリコントローラ及びフラッシュメモリシステムを提供する。 - 特許庁 - A memory controller 25 performs analysis processing for determining whether the "failure" of right information reading processing is caused by a nonvolatile memory 27, and accurately detects such a case that right information cannot be read due to the characteristics of the nonvolatile memory.
メモリコントローラ２５では、権利情報読み出し処理を「失敗」した原因が、不揮発性メモリ２７が原因であるか判断し否かの分析処理を行い、不揮発性メモリの特性に起因して権利情報が読み出せなくなった場合を的確に検出する。 - 特許庁 - When the plurality of groups of element data is transferred from a main memory 120 to the local memory 150 of a graphic accelerator in a data transfer controller, an including area which encloses the element data is calculated through the use of collective transfer information on the main memory 120 by an including area calculating part 181.
メインメモリ１２０からグラフィックアクセラレータのローカルメモリ１５０に複数組の要素データを転送するにあたり、包括領域算出部１８１はメインメモリ１２０上の一括転送情報を用いて要素データを囲む包括領域を算出する。 - 特許庁 - The memory node 10 includes three data input interfaces 20, 22, 24, three data output interfaces 30, 32, 34, a memory module 14 for storing data, and a controller 12 coupled to the three data output interfaces, the three data input interfaces, and the memory module.
メモリノード１０は、3つのデータ入力インターフェース２０，２２，２４、3つのデータ出力インターフェース３０，３２，３４、データを格納するためのメモリモジュール１４及び3つのデータ出力インターフェース、3つのデータ入力インターフェース並びにメモリモジュールに連結するコントローラ１２を有する。 - 特許庁 - The programmable interface 114 is constituted so that a structural signal to indicate selected address structure is received to a memory controller 110.
プログラマブル・インターフェース１１４は、選択されたアドレス構成を示す構成信号をメモリコントローラ１１０へ受信するように構成されている。 - 特許庁 - To provide a programmable controller capable of realizing a high speed arithmetic operation and power failure storage by using an accessible and relatively inexpensive memory.
高速演算及び停電記憶を手に入りやすい比較的安価なメモリを使用して実現することができるプログラマブルコントローラを提供する。 - 特許庁 - A socket 3 to which a memory module 2 is connected, a socket 4 as an idle socket and a controller 5 are connected with a connection wire 6.
メモリモジュール２が接続されたソケット３と、空きソケットとなっているソケット４と、コントローラ５とは、接続配線６によって接続されている。 - 特許庁 - To provide a memory controller capable of both the improvement of a transfer rate and the effective utilization of a storage area in the case of using an SDRAM.
ＳＤＲＡＭを用いた場合に、転送レートの向上および記憶領域の有効利用の双方を図れるメモリ制御装置を提供する。 - 特許庁 - Data received at the communication controller and information on an error occurred when receiving the data are DMA-transferred as one set and stored in a memory.
通信制御装置での受信データと、そのデータ受信中に生じたエラー情報等をセットにしてＤＭＡ転送し、メモリに格納する。 - 特許庁 - A compression controller 21 selects at least one of the data of the program compressed by a compression rate α_0 in a terminal memory 26.
圧縮制御部２１は、端末記憶部２６内の圧縮率α_0で圧縮された番組のデータのうち少なくとも１つを選択する。 - 特許庁 - The video signal is delayed by the phase delay part 3 by using a memory so that the phase difference between the controller side and the camera side is relatively removed.
映像信号は、位相遅延部３で、メモリを用いて遅延させ、コントローラ側とカメラ側との位相差が相対的になくなるようにする。 - 特許庁 - A square-shaped wiring board 10 is provided between a memory chip 1 and a controller chip 2 on a BGA substrate 3, and it is used for relay of wire bonding.
ＢＧＡ基板３上のメモリチップ１とコントローラチップ２の間にロ字型の配線基板１０を設け、ワイヤボンディングの中継用に用いる。 - 特許庁 - A controller 16 produces an access code corresponding to the X gain Gx, and accesses the memory section 17 to determine the inclination angle α.
制御部１６が前記ＸゲインＧｘに対応するアクセスコードを生成し、前記メモリ部１７にアクセスすることにより傾斜角αが求まる。 - 特許庁 - The controller 1 is constituted of a peripheral interface circuit 11, communication interface circuit 12, input/output interface circuit 13, a memory circuit 14 and a CPU 15.
該制御装置は、周辺インターフェース回路と、通信インターフェース回路と、入出力インターフェース回路と、メモリ回路と、ＣＰＵで構成される。 - 特許庁 - A controller 30 of the cogeneration system 1 is provided with a clock means 35 and a memory means 33 operable even when power failure occurs.
コージェネレーションシステム１の制御装置３０は、停電状態になっても動作可能な時計手段３５と、記憶手段３３を備えている。 - 特許庁 - A controller changes a display data foregoing to the top display data, in the direction of scrolling among display data stored in memory into intermediate data.
コントローラは、メモリに記憶されている表示データのうち、スクロール方向の先端の表示データの１つ先の表示データを中間データに変更する。 - 特許庁 - A manipulated variable memory 22 supplies a manipulated variable corresponding to the obtained correction value to a grid power source 18K and light quantitative controller 19K.
操作量メモリ２２は、求められた補正値に対応した操作量をグリッド電源１８Ｋおよび光量コントローラ１９Ｋに供給する。 - 特許庁 - To simultaneously operate a CPU and DMAC, when the destination of access by a CPU does not agree with the destination of access by a DMAC (direct memory access controller).
ＣＰＵのアクセス先がＤＭＡＣのアクセス先と一致しないとき、ＣＰＵとＤＭＡＣを同時に動作させることができるようにする。 - 特許庁 - A temperature detection controller 25 converts the output voltage of the temperature sensor IC 24 to a temperature data, and stores the data in a temperature detection data memory 26.
温度検出制御部２５は温度センサＩＣ２４の出力電圧を温度データに変換し、温度検出データ記憶部２６に格納する。 - 特許庁 - The controller is provided with a register and then a semiconductor memory device whose packaging is completed can control the delay time without the need for additional works.
制御部はレジスタを備え、これによりパッケージが完成された半導体メモリ装置において追加作業無しに遅延時間を調節できる。 - 特許庁 - The control unit 28 includes a means for estimating the current vehicle travel state, a memory, a loss acquirer, and an electric power generation controller.
制御部２８は、現在の車両の走行状態を推定する手段と、記憶手段と、損失取得手段と、発電制御手段とを含む。 - 特許庁 - A display controller 7 reads data blocks from a frame buffer 3 and stores them in a local memory buffer 8 to output these data blocks to a display 2.
ディスプレイコントローラ7は、フレームバッファ3からデータブロックを読み込み、ローカルメモリバッファ8内に格納し、それらのデータブロックをディスプレイ2に出力する。 - 特許庁 - To provide a memory controller having a function suitable for use in moving image decoding and encoding processing or three-dimensional graphic rendering processing.
動画像のデコード・エンコード処理または三次元グラフィックス描画処理で使用されるのに適した機能を有するメモリコントローラを提供する。 - 特許庁 - In this method, advertisement data are distributed from a base station Bs to the controller Ct of an electric apparatus 1 through a communication route Nt1 and stored in a memory.
基地局Ｂｓから通信経路Ｎｔ１を通じて広告データを電気機器１の制御装置Ｃｔに配信し、メモリに格納する。 - 特許庁 - Namely, the /LACK signal is outputted to the memory controller while data (a) are written among data (a), (b), (c) and (d) of 64 bits.
すなわち、６４ｂｉｔのデータａ，ｂ，ｃ，ｄのうちａの書き込みが行われているときに、／ＬＡＣＫ信号がメモリコントローラに出力される。 - 特許庁 - This vehicle controller having a memory in which data to be received from an outside rewriting device should be written, is provided with first and second buffers.
外部の書き換え装置から受信したデータを書き込むべきメモリを有する車両制御装置に、第１および第２のバッファを設ける。 - 特許庁 - Also, the device has a viewing angle correction selection means, such as a remote controller, for a user to arbitrarily change over the viewing angle setting stored in the memory means.
また、ユーザーが前記メモリ手段に記憶された画角設定を任意に切り替えるためのリモコンなどの画角補正選択手段を有する。 - 特許庁 - The display controller 4 converts codes of colors in the bit map to colors of RGB through palette reference schemes and schemes in the memory 41 for color palettes.
ディスプレイコントローラ４は、パレット参照配列、カラーパレット用メモリ４１の配列を介して、ビットマップの色のコードをＲＧＢの色に変換する。 - 特許庁 - A FIFO reading controller 35 controls the reading of image data from the memory 37 in synchronism with the clock signals inputted through a switch 36.
FIFO読み出しコントローラ３５は、スイッチ３６を介して入力されるクロック信号に同期して、FIFOメモリ３７からの画像データの読み出しを制御する。 - 特許庁 - The initial calibration data being set in the flash memory FM at the time is input into an AFE communication module ACM without going through a bus controller 102.
この際のフラッシュメモリーＦＭに設定される初期較正データはバスコントローラ１０２を超えてＡＦＥ通信モジュールＡＣＭに入力される。 - 特許庁 - The controller 1 is constituted of a peripheral interface circuit, a communication interface circuit, an I/O interface circuit 11, a memory circuit 14, and a CPU 15.
該制御装置は、周辺インターフェース回路，通信インターフェース回路，入出力インターフェース回路，メモリ回路およびＣＰＵで構成される。 - 特許庁 - The memory controller 2 writes or reads the data to and out of the specified storage medium 3 according to the value of an address 11.
メモリコントローラ２は、アドレス１１の値によって指定記憶媒体３へのデータの書き込み又は指定記憶媒体３からのデータ読み出しを行う。 - 特許庁 - The traffic signal controller 24 includes a GPS unit 60, a clock 64, a CPU 70, a memory 62, a CPU 70, and a beacon interface 72.
交通信号制御装置２４は、ＧＰＳユニット６０と、時計６４と、ＣＰＵ７０と、メモリ６２と、ＣＰＵ７０と、ビーコンインターフェイス７２とを含む。 - 特許庁 - The memory controller 109 includes a directory cache 112 holding second entry information consisting of cache data of a part of a first entry information.
メモリコントローラ１０９は、第一のエントリ情報の一部のキャッシュデータからなる第二のエントリ情報を保持するディレクトリキャッシュ１１２を備えている。 - 特許庁 - The controller stores some of the correction values in the plurality of block areas calculated by the calculation part, in a memory.
コントローラは、前記算出部が算出した前記複数のブロック領域における前記補正値のうち、一部の前記補正値をメモリに記憶する。 - 特許庁 - To provide an integrated circuit device, a display controller, and an electronic device which perform a test on the actual operation frequency of a memory.
メモリーの実動作周波数でのテスト等を行うことができる集積回路装置、表示コントローラー及び電子機器等を提供すること。 - 特許庁 - The column of a connection pad 15 is disposed outside the edge of the external connection terminal of the memory chip on the second side and connected to the controller chip.
接続パッド１５の列は、第２面上においてメモリチップの外部接続端子側の縁の外側に設けられ、コントローラチップと接続される。 - 特許庁 - The memory 10 stores an MKB, and an encrypted device key set Enc (Kcu: Kds) generated by encrypting the device key set Kds with the controller-unique key Kcu.
メモリ１０は、ＭＫＢと、デバイス鍵セットＫｄｓをコントローラユニーク鍵Ｋｃｕで暗号化してなる暗号化デバイス鍵セットＥｎｃ（Ｋｃｕ：Ｋｄｓ）とを記憶する。 - 特許庁 - To enable a controller inside a nonvolatile storage device to accurately recognize an operating state due to the fluctuation of a voltage applied to a nonvolatile memory.
不揮発性記憶装置内部のコントローラが不揮発性メモリに印加されている電圧変動に起因する動作状態を正しく認識する。 - 特許庁 - To improve the processing efficiency in relation to a read command in a data transfer system having a plurality of control masters for one memory controller.
１つのメモリコントローラに対して複数のコントロールマスタを設けたデータ転送システムにおいて、リードコマンドに対する処理効率を向上させる。 - 特許庁 - Then, the SIMD processor controls a memory controller 23 so as to output the pixel data stored in the register R3 via a bus 17 to an RAM 11.
そして、レジスタＲ３に格納された画素データをバス１７を介してＲＡＭ１１に出力するように、メモリコントローラ２３を制御する。 - 特許庁 - A system controller 13 determines whether a word (character string) for viewing restriction exists in program information stored in a memory 14.
システムコントローラ１３は、前記メモリ１４に格納した番組情報の中に前記視聴制限用のワード（文字列）が存在するかどうかを判断する。 - 特許庁 - To provide a storage medium controller and a storage medium control method capable of preventing the trouble where a memory (storage medium) does not operate.
メモリ（記憶媒体）が動作しないというトラブルを防止することができる記憶媒体制御装置及び記憶媒体制御方法を提供する。 - 特許庁 - This extended substrate 200 is constituted as an I/O device on which four flash memories 201-204 and one memory controller chip 205 are mounted.
拡張基板２００は、例えば、４つのフラッシュメモリ２０１〜２０４と、１つのメモリコントローラチップ２０５とを搭載したＩ／Ｏデバイスとして構成される。 - 特許庁 - A controller 90 for controlling a laser printer 1 includes a CPU 91, a ROM, an additional information memory, and an additional pattern generator and the like.
レーザプリンタ１の制御を行なう制御装置９０は、ＣＰＵ９１、ＲＯＭ、付加情報メモリ、並びに付加パターン生成部などを備える。 - 特許庁 - Then, a display memory within the display controller 14 is retrieved by a deleted ordering number to delete all the same order from the display monitors 11 to 13.
そして、消された注文番号で表示コントローラ１４内の表示メモリを検索し、同一注文を全て表示モニタ１１〜１３から消す。 - 特許庁 - To provide a multi-bank access controller to realize efficient multi- bank access and to enable detection of termination of memory access if necessary.
効率良いマルチバンクアクセスを実現し且つ必要に応じてメモリアクセスの終了を検知可能にするマルチバンクアクセス制御装置を提供すること。 - 特許庁 - To obtain a debug system for reducing the number of times of repetition and for saving a memory capacity in operating the debug of a robot program in a robot controller.
ロボットコントローラにおいて、ロボットプログラムのデバッグを行う場合に、繰返し回数が少なく、メモリ容量を節約できるデバッグシステムを得る。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
