「Memory Controller」を含む例文一覧(4967)
＜前へ 1 2 .... 47 48 49 50 51 52 53 54 55 .... 99 100 次へ＞- While the processor is in low-power mode, the direct memory access controller can process the recipe and cause the data to be displayed on the display according to the recipe instructions.
プロセッサが低電力モードの間、ダイレクト・メモリ・アクセス・コントローラがレシピを処理し、レシピ命令に従ってディスプレイ上にデータを表示させる。 - 特許庁 - A falling command latch section 12 latches the internal command signal in synchronization with fall of the clock CK and supplies it to the memory operation controller 13.
フォール要コマンドラッチ部１２は、内部コマンド信号をクロックＣＫの立下りに基づくタイミングでラッチし、メモリ動作制御部１３へ供給する。 - 特許庁 - Based on how many pending requests are in the read queue, the memory controller dynamically modifies an order of servicing the requests.
メモリ・コントローラは、読み取りキュー中に待ち状態の要求がいくつあるかに基づいて、要求にサービスする順序を動的に修正する。 - 特許庁 - A controller 67 reads the pulse rate value corresponding to the input type information from a memory 71 for driving a feeding motor 64 (pulse motor).
コントローラ６７は、入力された種別情報に対応するパルスレートの値をメモリ７１より読み出して、送り用モータ６４（パルスモータ）を駆動する。 - 特許庁 - The controller 5 starts transmission process by giving a hold signal to the primary memory circuit 4, and it counts the elapsed time from the start.
コントローラ５は、一次記憶回路４にホールド信号を与えることによって、伝送処理を開始し、その開始からの経過時間をカウントする。 - 特許庁 - The general operation processing circuit can be disabled by the controller circuit while the data are transmitted (i.e., programmed) to the programmable memory.
前記一般動作処理回路は、データがプログラマブルメモリに伝送される（すなわち、プログラムされる）間、前記コントローラ回路によってディセーブルされうる。 - 特許庁 - The information (image data) is stored in a memory 26 and is rewritten at the prescribed timing by a clocking timer built in a signal controller 24.
情報（画像データ）はメモリ２６に記憶され、信号コントローラ２４に内蔵されている計時タイマによる所定のタイミングで書き換えられる。 - 特許庁 - A disk controller 107 of this recorder acquires TOC data relating to image data before recording the image data and stores the TOC data to a TOC memory 109.
ディスクコントローラ１０７は、画像データの記録前にその画像データに関するＴＯＣデータを取得してＴＯＣメモリ１０９に記憶する。 - 特許庁 - The programmable controller for operating a machine such as one having a hydraulic system includes a memory that stores a plurality of software function routines.
油圧システムを有する機械のような機械を動作させるプログラマブル制御装置が複数のソフトウエア機能ルーチンを蓄積するメモリーを含んでいる。 - 特許庁 - A DMA controller 5 reads the data every two bytes from an incorporated memory 3, and transfers the data of every two bytes to a data communication interface 4.
ＤＭＡコントローラ５は、内蔵メモリ３から２バイト毎にデータが読み出され、その２バイト毎のデータをデータ通信インタフェース４に転送する。 - 特許庁 - The multimedia processing system 20 includes a host CPU 30, a host memory 40 storing a group of multimedia processing programs, and a display controller 50.
マルチメディア処理システム２０は、ホストＣＰＵ３０とマルチメディア処理用のプログラム群が記憶されるホストメモリ４０と表示コントローラ５０を含む。 - 特許庁 - The function names of the remote control pan head are input to the pan head controller via a predetermined input means beforehand and stored in an internal memory.
リモコン雲台の機能名は予め所定の入力手段を介して雲台コントローラに入力され、内部のメモリに記憶されている。 - 特許庁 - The device is provided with a camera 1 installed in a vehicle, a controller 2, a default parameter storing memory 3, a drawing portion 4, a monitor 5, and an external input interface 6.
車輌に設置されたカメラ１、制御部２、デフォルトパラメータ保存メモリ３、描画部４、モニタ５、外部入力インタフェース６を備える。 - 特許庁 - A memory controller 111 writes SO data received from an SO data reader-writer 100 in an EEPROM 13 according to a write address.
記憶制御部１１１はＳＯデータ読み書き装置１００から受信したＳＯデータを書き込みアドレスに従ってＥＥＰＲＯＭ１３へ書き込む。 - 特許庁 - Then, the controller reproduces the test signal, detects 27 jitters by an evaluation data detecting section 151, and stores them in an evaluation data memory 153.
その後、そのテスト信号を再生して２７通りのジッタを評価データ検出部１５１で検出して、評価データメモリ部１５３に記憶する。 - 特許庁 - A computer system 100 includes at least one high-density logic device 106 and a controller which connects the high-density logic device to a memory bus.
コンピュータシステム１００は、少なくとも１つの高密度ロジックデバイス１０６及びメモリバスに高密度ロジックデバイスを接続するコントローラを備える。 - 特許庁 - A data adding circuit of the memory controller adds mask data to the first program data and it generates a second program data with a size equivalent to the size of the page buffer.
メモリコントローラのデータ付加回路は、第１プログラムデータにマスクデータを付加して、ページバッファのサイズに等しい第２プログラムデータを生成する。 - 特許庁 - The display 14 records the image based on the image data sent from the controller 12 on the image display medium 15 having the memory property.
表示装置１４は、制御装置１２から送信された画像データに基づく画像をメモリ性を有する画像表示媒体１５に記録する。 - 特許庁 - The memory controller 101 generates the requested search picture data by using the retained local picture data and supplies the requested search picture data to a request source.
そして、メモリコントローラ１０１は、保持している局所画像データを用いて、要求されたサーチ画像データを生成し、要求元に供給する。 - 特許庁 - An initial time of sleep and the time 90 minutes or more before the initial time is stored on a memory 21a prepared in a controller body 21.
制御部本体２１に設けたメモリ２１ａに入眠時刻およびこの入眠時刻の９０分以上前の設定時刻を設定する。 - 特許庁 - Thus, the same down-load information can be automatically down-loaded not only to the operating controller being the target of down-load but also to the memory module MM.
これによりダウンロード対象の稼働系制御装置と共にメモリモジュールＭＭにも同じダウンロード情報が自動的にダウンロードされる。 - 特許庁 - At the time of correction, in the drive circuit Dr0, the current drive force is set in accordance with setting signals ϕ2-ϕ8 received from an external memory controller.
校正時、駆動回路Ｄｒ０は、外部のメモリコントローラから受ける設定信号φ２〜φ８に応じて電流駆動力が設定される。 - 特許庁 - An inter-PCI-ISA bridge controller 114 reads memory information from DIMMs 120, 122 and 124 and outputs it as setting information.
ＰＣＩ—ＩＳＡ間ブリッジコントローラ１１４は，ＤＩＭＭ１２０，１２２，および１２４からメモリ情報を読み出し，設定情報として出力する。 - 特許庁 - A kitchen remote controller 4 of a water heater 2 includes a flash memory 45, a writing portion 47a, a data extracting portion 47b, and a ROM 48.
給湯器２の台所用リモートコントローラ４は、フラッシュメモリ４５と、書き込み部４７ａと、データ抽出部４７ｂと、ＲＯＭ４８とを備える。 - 特許庁 - If image data are stored in a buffer memory 52, the system controller 41 controls a photographed image analyzing circuit 61 to analyze the image data.
システムコントローラ４１は、画像データがバッファメモリ５２に記憶されている時に、撮影画像解析回路６１を制御して画像データを解析させる。 - 特許庁 - To provide a base station controller which minimizes the memory capacity needed for selective composition processing and a mobile communication system which uses it.
選択合成処理に必要なメモリ容量の最小化を図る基地局制御装置およびこれを用いた移動通信システムを提供する。 - 特許庁 - When they are coincident with each other, the memory controller 21 registers a disk number and a music number of the music having been already registered as the same music to a disk table.
一致すれば、メモリコントローラ２１は、ディスクテーブルに同一曲として既に登録されている曲のディスク番号と曲番とを登録する。 - 特許庁 - A memory controller 5 converts the number of pixels of a photographed image of a OCD 2, and the image is JPEG-compressed, captured into a DRAM 9, and stored on an external storage medium 11.
CCD２の撮影画像の画素数をメモリコントローラ５により変換し、さらに、JPEG圧縮し、DRAM９に取り込み、外部記憶媒体１１に記録する。 - 特許庁 - To provide a control technique for continuing printing even when the available memory of a printer controller or printer is insufficient.
プリンタコントローラやプリンタのメモリ容量が足りない場合においても印刷処理を続行させるための制御技術を提供することを課題とする。 - 特許庁 - In a memory 32a of a system controller 32, a table, in which the optimal recording strategy is set, is stored for each of identification information for an optical disk 10.
システムコントローラ３２のメモリ３２ａに、光ディスク１０の識別情報毎に最適記録ストラテジを設定したテーブルを記憶しておく。 - 特許庁 - The storage device 10 has a hard disk drive 21, memory card drives 22, 23, a secondary battery 27, a copy button 12 and a main controller 30.
データ保存装置１０は、ハードディスクドライブ２１と、メモリカードドライブ２２，２３と、２次電池２７と、コピーボタン１２と、メインコントローラ３０とを備えている。 - 特許庁 - To provide a memory controller which maintains consistency of data and in which a CPU is accessible to the data at high speed and a game machine including the same.
データの整合性を維持しつつＣＰＵが高速にデータにアクセス可能なメモリ制御装置及びこれを備える遊技機を提供する。 - 特許庁 - The controller 60 integrates the evaluation value of each abnormal degradation factor for each degradation factor and then stores them in a nonvolatile region in a memory 61.
そしてコントローラ６０は、この異常劣化要因毎評価値を劣化要因毎に積算したのちメモリ６１内の不揮発領域に保存する。 - 特許庁 - With this recording medium controller, the data reproduced from a disk device 2 with a juncture 12 is transferred via a DMA bus 16 to a cache memory 14 and is temporarily stored therein.
接続部１２が、ディスク装置２より再生したデータは、DMAバス１６を介してキャッシュメモリ１４に転送され、一時的に記憶される。 - 特許庁 - To provide a memory controller capable of moving data without sacrificing the real time property of a system and further capable of keeping the uniqueness of data.
システムのリアルタイム性を犠牲にすることなくデータ移動を行え、しかもデータの一意性を保つことができるメモリ制御装置を提供する。 - 特許庁 - As a result, a presentation control device 35 can be composed by using a plurality of memory boards 505 and 506 with smaller data bus width than that of the controller unit.
これにより、コントローラユニットよりもデータバス幅が小さい複数のメモリ基板５０５、５０６を用いて演出制御装置３５を構成できる。 - 特許庁 - A micro-controller 6 controls whether the authentication operation of the authentication/decryption unit 2 will be enabled or disabled according to the flag in the memory 7.
マイクロコントローラ６は、メモリ７のフラグに応じて認証・復号部２における認証動作を有効とするか無効とするかを制御する。 - 特許庁 - The memory controller includes an on-die termination control circuit for setting and resetting the enablement of the signal termination components of the one or more devices.
メモリ・コントローラに、１つまたは複数のデバイスの信号終端コンポーネントの使用可能をセットし、リセットするオンダイ終端制御回路が含まれる。 - 特許庁 - A controller 53 measures its own position according to a signal received by an antenna 31 and stores the measured position data in a memory 52.
制御部５３は、アンテナ３１により受信された信号により、自己の位置を測位し、その測位された測位データを記憶部５２に記憶させる。 - 特許庁 - A gain controller 23, when an audio feedback detector 9 detects audio feedback generation, stores the correlation value (estimated value) at that incident in a memory.
ゲイン制御部２３は、ハウリング検出部９でハウリングの発生を検出したとき、そのときの相関値（推定値）を記憶部に記憶しておく。 - 特許庁 - Based on user's input from a remote controller 111, CPU (tag information creator) 105 creates tag information and stores it in a flash memory 106.
リモコン１１１からのユーザ入力により、ＣＰＵ（ふせん情報作成部）１０５はふせん情報を作成し、フラッシュメモリ１０６に記憶する。 - 特許庁 - Next, the memory controller 10 outputs its own write data to the data bus 30, after outputting the fetched read data to the data bus 30.
次いで、メモリ・コントローラ１０は、取り込んだ読出しデータをデータ・バス３０へ出力した後に、自己の書込みデータをデータ・バス３０へ出力する。 - 特許庁 - When the power is supplied again after an occurrence of power interruption, the printer 30 transmits the identification code stored in the nonvolatile memory to the controller 20.
プリンタ３０は、電源断の発生後、再び電源が投入されると、不揮発メモリに記憶されている識別コードをコントローラ２０へ送信する。 - 特許庁 - METHOD, DATA PROCESSING SYSTEM, AND MEMORY CONTROLLER (DATA PROCESSING SYSTEM AND METHOD FOR ENABLING PIPELINING AND MULTIPLE OPERATION SCOPES OF I/O WRITE OPERATION)
方法、データ処理システム、メモリ・コントローラ（Ｉ／Ｏ書込みオペレーションのパイプライン化および多重オペレーション範囲を可能にするデータ処理システムおよび方法） - 特許庁 - A semiconductor integrated circuit device 20 comprises a reference voltage detecting circuit 1, a microcomputer-logic circuit section 2, a memory section 3, and a controller 4.
半導体集積回路装置２０には、基準電圧検知回路１、マイコン・論理回路部２、メモリ部３、及び制御部４が設けられている。 - 特許庁 - An 'slip' between the generation angle and the synchronization angle of the reference signal is stored in the nonvolatile memory of the conduction controller for a coil 3.
コイル３を通電制御する制御装置の不揮発性メモリには、基準信号の発生角度と同期角度との「ズレ角度」が記憶されている。 - 特許庁 - The mobile DDR 310 and the DDR2 (320) are connected to the physical layer (PHY) block 220 of a memory controller 200 without signal termination.
メモリコントローラ２００の物理層（ＰＨＹ）ブロック２２０にはモバイルＤＤＲ３１０およびＤＤＲ２（３２０）が信号終端せずに接続される。 - 特許庁 - The memory controller 4 rearranges the address information when the transfer efficiency of the data transfer is enhanced and transfers the data in the rearranged sequence.
メモリコントローラ４は、データ転送の転送効率が向上する場合はアドレス情報を並べ替えて、並べ替えた順にデータ転送を行う。 - 特許庁 - A controller 13 reads the configuration data from the nonvolatile memory 14 in the case of configuration of the FPGA 11 and outputs it to the FPGA 11.
制御装置１３はＦＰＧＡ１１のコンフィグレーション時に、不揮発性メモリ１４からコンフィグレーションデータを読み込みＦＰＧＡ１１に出力する。 - 特許庁 - In the image processing apparatus when a synthetic display is performed, a controller 3 sends a current image of high resolution from a camera unit 1 to a main image memory 41.
合成表示を行う時には、制御部３は、カメラユニット１からの高解像度のカレント画像を主画像メモリ４１へ送出する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
