「Memory Controller」を含む例文一覧(4967)

<前へ 1 2 .... 87 88 89 90 91 92 93 94 95 .... 99 100 次へ>
  • A communication apparatus 101 includes: a transmission/reception controller 111 for performing data transmission/reception control between with an opposite apparatus 201 with which a session has been established; and a transmission buffer 121 and a secondary memory device 122 for tentatively storing transmission data to be transmitted to the opposite apparatus.
    本発明における通信装置101は、セッションが確立された対向装置201との間におけるデータ送受信制御を行う送受信制御部111と、対向装置に対して送信する送信データを一時的に記憶する送信バッファ121及び二次記憶装置122と、を備える。 - 特許庁
  • Medium classification information is read at tape loading by a system controller 15 from the medium classification information region of the remote memory chip 4 of a tape cassette 1, the operation mode of a recording/reproduction system is determined on the basis of the medium classification information, and then operational control is performed according to the medium classification information.
    テープローディング時に、システムコントローラ15によりテープカセット1のリモートメモリチップ4の媒体種別情報領域から媒体種別情報を読み出し、この媒体種別情報に基づいて記録/再生系の動作モードを決定し、上記媒体種別情報に応じた動作制御を行う。 - 特許庁
  • An HDD is provided with a magnetic disk 10, magnetic heads 20, 21, swing arms 22, 23 and an actuator 24 for moving the magnetic heads 20, 21, a spindle motor 25 rotating the magnetic disk 10, a buffer memory 32 storing data temporarily, and an HDD controller 35.
    HDDは、磁気ディスク10と、磁気ヘッド20,21と、それら磁気ヘッド20,21を移動させるためのスイングアーム22,23及びアクチュエータ24と、磁気ディスク10を回転させるスピンドルモータ25と、データを一時的に格納するバッファメモリ32と、HDDコントローラ35とを備えている。 - 特許庁
  • This data transfer control method is provided with a process for allocating a fixed size of buffer area on the share memory to a pipe, and a process for controlling the USB host controller to transfer the data between a USB host unit and a USB device unit, via the fixed size of buffer area allocated to the pipe.
    パイプに共有メモリ上の固定サイズのバッファ領域を割り当てる工程と、パイプに割り当てた前記固定サイズのバッファ領域を介して、USBホスト装置とUSBデバイス装置との間でデータ転送を行うように、USBホストコントローラを制御する工程と、を備える。 - 特許庁
  • The processor 20 creates a first video signal corresponding to an optical image of the subject of imaging obtained by means of the scope 10, and creates a second video signal either by reading the character data corresponding to the decoded data from a memory 32 or by reading the fixed character data from the ROM of a system controller 22.
    プロセッサ20は、スコープ10により得られた光学的被写体像に対応する第1ビデオ信号を生成し、また復号データに対応する文字データをメモリ32から読み出すあるいはシステムコントローラ22のROMから固定文字データを読み出して第2ビデオ信号を生成する。 - 特許庁
  • A camera 14 photographs the periphery of a vehicle hyperboloidal mirror 12 at every prescribed time when a special state doesn't happen to the vehicle, and a recording controller 22 records an image obtained by the photographing in an empty area in the case that a memory of a recorder 20 has the empty area.
    車両に特殊な状態が発生していない場合、カメラ14は、所定時間毎に双曲面ミラー12を介して車両周囲を撮影し、記録制御装置22は、記録装置20のメモリに空きがある場合には、上記撮影により得られた画像を空き領域に記録させる。 - 特許庁
  • To do image operations without causing any trouble such as wrong copying or movement of pixels, a flicker of a picture, and picture freezing even if settings are so made that an area having been copied overflows a display memory in the case of image operations for movement and copying using a graphic controller.
    グラフィックコントローラを用いた移動・複写等の画像操作の際に、複写後の領域が表示メモリからはみ出してしまうような設定をしてしまった時でも、画素の誤った複写や移動、画面のフリッカ(ちらつき)、画面フリーズ等の不具合を生じさせることなく、画像操作を行うこと。 - 特許庁
  • To provide an automatic controller of inclination in a working vehicle, making it sufficient that an arithmetic operation load and required memory capacity are small, when a reference value of an angular velocity sensor is corrected moment by moment, and capable of necessarily and sufficiently ensuring accuracy of correction, even when reading frequency of outputs of the angular velocity sensor is small.
    角速度センサの基準値を刻々と補正する際の演算負荷や必要なメモリ容量が小さく済み、しかも、角速度センサ出力の読み込み頻度が少なくても補正の精度が必要十分に確保される作業車輌における傾斜自動制御装置を提供する。 - 特許庁
  • This device is provided with a controller 7 which outputs the prints 1 based on the digital image information of the plural image frames stored in a memory as the prints belonging to the same order from the printing section A in accordance with the sequence determined in accordance with the ancillary information 4a, such a the frame numbers, etc.
    同一オーダ内に属するものとしてメモリに格納された複数の画像駒のデジタル画像情報に基づくプリント1を、駒番号などの付随情報4aに基づいて決定される順序に従ってプリント部Aから出力させる制御装置7を設けた。 - 特許庁
  • The navigation device comprises an absolute position/direction detecting part 1, a relative direction detecting part 2, a vehicle speed detecting part 3, a main CPU and its peripheral circuits 4, a memory group M, a user interface part 9, a display 10, an input part 11, a CD-ROM controller 12, an FM multiple receiving/processing part 13.
    絶対位置・方位検出部1、相対方位検出部2、車速検出部3、メインCPU及びその周辺回路4、メモリ群M、ユーザインタフェース部9、表示部10、入力部11、CD−ROM制御部12、FM多重受信及び処理部13を備える。 - 特許庁
  • A remote controller (personal digital assistant) 1 comprises: a one-seg tuner 13; a display device 12; a wireless LAN transmitting/receiving section 16 for performing data communication over a wireless LAN; an infrared transmitting section 17; a memory 14 for storing various kinds of information; a touch panel 18; and a microcomputer 11 for control which controls respective sections of the device.
    リモコン(携帯情報端末)1は、ワンセグチューナ13と、表示装置12と、無線LANによるデータ通信を行う無線LAN送受信部16と、赤外線送信部17と、各種情報を記憶するメモリ14と、タッチパネル18と、装置各部を制御する制御用マイコン11とを備える。 - 特許庁
  • In such a case, a controller 20 records the data indicating the predetermined point where the rapid steering has been caused, the data indicating that it is raining in the periphery of an own vehicle, the data indicating that it is night, and the data indicating that the running speed of the own vehicle is 60 km/h into a memory 21.
    この場合、制御装置20は、急ハンドルが発生した所定の地点を示すデータ、自車周辺が降雨状況にある旨を示すデータ、夜間である旨を示すデータ、自車の走行速度が時速60キロメートルである旨を示すデータをメモリ21に記録する。 - 特許庁
  • The I/F chip includes an FIFO circuit that buffers the read data input from the memory chips through the internal data bus, and an FIFO controller that adjusts the timing of outputting the read data buffered in the FIFO circuit to the external data bus.
    また、前記I/Fチップは、前記複数のメモリチップから前記内部データバスを介して入力されたリードデータをバッファリングするFIFO回路と、前記FIFO回路にバッファリングされたリードデータの前記外部データバスへの出力タイミングを調整するFIFOコントローラと、を有する。 - 特許庁
  • The tile type display device 8 includes a display controller 12 which receives image data from an image data source 14 and sets the format of the image data for display and a plurality of display tiles each having a display pixel array, a memory 36, and a communication interface.
    タイル式表示装置8は、画像データ源14から画像データを受信し、表示のために該画像データをフォーマット設定する表示制御装置12と、表示画素アレイ、タイル制御装置32、クロック33、メモリ36および通信インタフェースを有する複数の表示タイルと、を含む。 - 特許庁
  • The storage system 10 includes a flash disk 31 having a plurality of flash memories, a management table for hierarchically managing the write life of each flash memory in a predetermined storage area unit, and a controller 20 for hierarchically distributing writing processes to the flash memories based on the management table.
    ストレージシステム10は、複数のフラッシュメモリを有するフラッシュディスク31と、各フラッシュメモリのライト寿命を所定の記憶領域単位で階層的に管理する管理テーブルと、管理テーブルに基づいてフラッシュメモリへの書き込み処理を階層的に分散するコントローラ20とを備える。 - 特許庁
  • To provide the programmable logic controller which can speedily judge whether or not a read process may be performed without requiring memory capacity for storing the whole program on a peripheral tool side when the user program is read out of the peripheral tool, and its control method.
    周辺ツールからユーザプログラムを読み出すに際して、周辺ツール側にプログラム全体を格納することができるメモリ容量を要求することなく、かつ読み取り処理を実行していいか否かの判断を迅速に行なうことができるプログラマブルロジックコントローラおよびその制御方法を提供する。 - 特許庁
  • This device eliminates flag processings performed on the memory so far, generates an output start trigger to the recorder when an input data interrupt controller inputs upper and lower full flag signals outputted from an input device and starts recording at normal timing.
    いままでメモリ上にて行われていたフラグ処理を削除し、入力装置から出力される上位フルフラグ信号、及び下位フルフラグ信号を、入力データ割込制御装置が入力した時に、記録器への出力開始トリガーを発生させ、正常なタイミングで記録を開始させる。 - 特許庁
  • The system controller 10 reads out parameter set corresponding to the information of the PSI/SI from the standard setting area 31 of a memory 30, and controls the adjustment of the field in a sound processor 5 and the adjustment of the sound quality and volume in an audio processor 6 by the parameter set.
    システムコントローラ10は、メモリ30の標準設定エリア31から、そのPSI/SIの情報に対応するパラメータセットを読み出し、そのパラメータセットによって、サラウンドプロセッサ5における音場調整、およびオーディオプロセッサ6における音質音量調整を制御する。 - 特許庁
  • The LSI circuit 1 is constituted by forming a processor 2 for performing main control, a memory 3 for executing the processor, a logic circuit 6 for forming the timing gate of the processor 2, a controller 4 for performing interface control with the outside, and a digital signal processor for performing servo control of the optical head on one chip.
    このLSI回路1は、主制御を行うプロセッサ2と、プロセッサの実行のためのメモリ3と、プロセッサ2のタイミングゲートを作成するロジック回路6と、外部とのインターフェース制御を行うコントローラ4と、光学ヘッドをサーボ制御するデジタルシグナルプロセッサとをワンチップ上に形成したものである。 - 特許庁
  • In this board system provided with the microcomputer 2 and the memory (EDO-DRAM) 6, the microcomputer 2 and the EDO-DRAM 6 are separately provided and an FPGA 3 for reading the circuit information of a ROM 4 for FPGA and controlling the EDO-DRAM 6 as a DRAM controller is provided.
    マイクロコンピュータ(マイコン)2およびメモリ(EDO−DRAM)6を備えた基板システムにおいて、マイコン2およびEDO−DRAM6とは別体に設けられ、FPGA用ROM4の回路情報を読み込み、DRAMコントローラとしてEDO−DRAM6を制御するFPGA3を備えている。 - 特許庁
  • The rendering control means (rendering controller 300) enables rendering relating to a variation display game to be executed in the pseudo continuous variation mode on the basis of generation memory when the pseudo continuous variation mode is selected for a variation display game in a predetermined period.
    また、演出制御手段(演出制御装置300)が、所定期間における変動表示ゲームについて擬似連変動態様が選択された場合に、発生記憶に基づいて擬似連変動態様にて実行される変動表示ゲームに関連する演出を実行可能とする。 - 特許庁
  • The controller detects whether or not the first information and the second information are identical, detects whether or not the first error detection code and the second error detection code are identical, and controls writing of the first information or the second information into a main memory based on results of the detections.
    そして、第一情報と第二情報が同一であるか否かを検出するとともに、第一誤り検出符号と第二誤り検出符号が同一であるか否かを検出し、検出の結果に基づいて第一情報あるいは第二情報のメインメモリへの書き込みを制御する。 - 特許庁
  • A transition effect section 33c performs image processing of the camera image stored in the image memory 33b according to the transition effect of the content designated by a remote controller 34e and displays the processed camera image on the monitor of the karaoke device 34b by a display control section 33f.
    遷移効果部33cは、リモコン34eによって指定されたコンテンツの遷移効果に応じて、画像メモリ33bに記憶されたカメラ画像の画像処理を行ない、この処理されたカメラ画像を、表示制御部33fによってカラオケ装置34bのモニタに表示する。 - 特許庁
  • In response to the reception of a data request from the remote node, the memory controller determines whether to impart the exclusive ownership or non- exclusive ownership of request data designated in the data request by referring to history information showing previous data access occurring in the remote node.
    リモート・ノードからのデータ要求の受信に応答して、メモリ制御装置が、リモート・ノード内で発生した以前のデータ・アクセスを示すヒストリ情報を参照することにより、データ要求内で指定される要求データの排他所有権または非排他所有権を付与するかを決定する。 - 特許庁
  • When a mobile 101 enters a wireless service area of the mobile controller 111, a detection section 116 detects it, an in-area control section 117 extracts the service contents corresponding to the mobile from the memory 12 and a processing section 123 provides a service according to the service contents.
    この移動体制御装置111の無線サービスエリアに移動体111が入ると、検出部116でこれを検出してエリア内制御部117によりこの移動体に対応するサービス内容をメモリ120から取出し、このサービス内容に従ったサービスを処置部123にて提供する。 - 特許庁
  • A synchronous controller as a command switch means for transmitting a command sent from a high-order device to the motor of the spindle selected arbitrarily from among the first spindle and the second spindle, two attitude detection means for detecting the attitude of the drive table, and a pitch error compensation memory for storing a compensation value for a pitch error.
    同期制御装置は、第1軸と第2軸との任意に選択された軸のモータに、上位装置から送られる指令を伝達する指令スイッチ手段と、駆動テーブルの姿勢を検出する2つの姿勢検出手段と、ピッチ誤差に対する補正値を格納するピッチ誤差補正メモリを有する。 - 特許庁
  • While the data transmission from the router 20 is stopped, the configuration controller reads the configuration data upgraded from a flash memory and transfers the data to the programmable logic circuit (FPGA) after all data stored in a buffer of the programmable logic circuit (FPGA) are sent out.
    ルータ20からのデータの送信が停止している間、コンフィグレーションコントロール部は、プログラマブル論理回路(FPGA)のバッファに蓄えられている全てのデータを送出させた後、フラッシュメモリからアップグレードされたコンフィグレーションデータを読み出して、プログラマブル論理回路(FPGA)に転送する。 - 特許庁
  • To provide a semiconductor laser control method which prevents the degradation in the central intensity of a light spot on a recording film which occurs when an objective lens is inclined according to the inclination of an optical information memory medium and can render the stable central intensity and a controller.
    光学的情報記憶媒体の傾きに応じて対物レンズを傾けた場合に発生する記録膜上の光スポットの中心強度の低下を防ぎ、安定した中心強度をもたらすことが可能な、半導体レーザ制御方法および制御装置を提供する。 - 特許庁
  • When contents downloaded from a service server are reproduced or contents previously downloaded and stored in a content data recorder 5a are reproduced, a central controller 7 downloads a reproduction program for reproducing the contents from a service server and stores it in a reproduction program memory 9a.
    中央制御部7は、サービスサーバからダウンロードしたコンテンツを再生するとき、または既にダウンロードされてコンテンツデータ記録部5aに記憶されたコンテンツを再生するとき、そのコンテンツを再生するための再生プログラムをサービスサーバからダウンロードして、再生プログラム記憶部9aに記憶する。 - 特許庁
  • The semiconductor integrated circuit for performing an input/output test of data is provided with a sense amplifier detecting a level of input data and a sense amplifier controller for blocking a signal path between the sense amplifier and a memory cell when a test mode signal is activated.
    本発明は、データの入出力テストを行うするための半導体集積回路において、入力されたデータのレベルを検出するセンスアンプと、およびテストモード信号が活性化されたとき、前記センスアンプからメモリセルに達する信号経路を遮断するセンスアンプコントローラを備える。 - 特許庁
  • Thus, a wireless channel controller 13 (network side) requires no memory to manage the relation between the terminal information specific to the wireless terminal 111 and its temporary terminal identifier and assignment of the temporary terminal identifier to the wireless terminal 111 is not needed.
    これにより、無線回線制御装置113(網側)にて、無線端末装置111固有の端末情報とその一時的識別子の関連付けを管理するためのメモリが必要なくなり、無線端末装置111に対する一時的識別子の割当を行なう必要もなくなる。 - 特許庁
  • A cache controller 121 sets, each time power supply capacity information is obtained, a size of a permitted area in which the writing of dirty data is permitted and a size of an inhibited area in which the writing of the dirty data is inhibited in a cache memory 13, according to the power supply capacity information.
    キャッシュコントローラ121が、電力供給能力情報の取得の都度に、電力供給能力情報に応じて、キャッシュメモリ13における、ダーティデータの書き込みが許容された許容領域のサイズと、ダーティデータの書き込みが禁止された禁止領域のサイズとを定める。 - 特許庁
  • A display controller 114 selects condition parameters stored in a memory 140 on the basis of the screen display direction determined by the screen display direction discriminator 113, and controls the display operation of the display unit 160 using control parameters linked to the selected condition parameters.
    表示制御部114は、画面方向判別部113が判別した表示画面方向に基づいて、記憶部140に格納されている条件パラメータを選択し、選択した条件パラメータに対応づけられている制御パラメータを用いて表示部160の表示動作を制御する。 - 特許庁
  • The monitor and control apparatus 1 includes: a communication block including network processors 13a, 13b and 14 connected to a bus circuit 16 via a bus buffer 15; and a control block including a controller 18, a memory 19 and data memories 20a, 20b and 21 connected to a bus circuit 17.
    監視制御装置1は、バスバッファ15を挟んで、バス回線16に接続されたネットワーク処理部13a,13b,14による通信用ブロックと、バス回線17に接続された制御部18、メモリ部19、及びデータメモリ部20a,20b,21による制御用ブロックとを、備える。 - 特許庁
  • The memory controller 1 accesses blocks of a first block group stored in the first and second memories 10, 20 by supplying first and second peculiar addresses (ADA, ADB) different from each other in first timing to activate a first chip select signal (CSO).
    メモリコントローラ1は、第1のチップセレクト信号(CS0)を活性化する第1のタイミングにおいて、互いに異なる第1および第2の固有アドレス(ADA、ADB)を供給することで、第1および第2のメモリ10、20に格納された第1のブロック群のブロックにアクセスする。 - 特許庁
  • A media controller 41 records, in a memory card 19, a moving image file including, as one block, data resulting from JPEG compression of right and left images GL and GR imaged at the same timing in a compression/decompression processing unit 40 and information of the parallax amount calculated by the parallax amount calculation unit 46.
    メディアコントローラ41は、同じタイミングで撮像された左右画像GL、GRを圧縮伸張処理部40でJPEG圧縮したデータ、および視差量算出部46で算出した視差量の情報を一まとまりのブロックとする動画ファイルをメモリカード19に記録する。 - 特許庁
  • A CPU 22 in an operation unit 3 side disables information communication with a controller 2 via USB signal lines L1, L3 after operating the self refresh function of a DDR memory 21 according to the instruction for shifting to a STR mode via the USB signal lines L1, L3.
    操作ユニット3側のCPU22は、USB信号線L1,L3を介してSTRモードへの移行を指示されるのに応じて、DDRメモリ21のセルフリフレッシュ機能を作動させた後、USB信号線L1,L3を介したコントローラ2との情報通信を不能にする。 - 特許庁
  • The optical disk device is characterized by comprising an optical pickup unit including an objective lens, a focus actuator, a tracking actuator, a focus error signal generation means, a focus actuator control means, an FE measurement means, a focus jump drive signal generation means, a system controller, and a memory.
    本発明は、対物レンズを含む光ピックアップユニットと、フォーカスアクチュエータと、トラッキングアクチュエータと、フォーカス誤差信号生成手段と、フォーカスアクチュエータ制御手段と、FE計測手段と、フォーカスジャンプ駆動信号生成手段とシステムコントローラと、メモリを備えることを特徴とする。 - 特許庁
  • A memory controller 10 includes an interleaving access means 7a and a non-interleaving access means 7b, and includes further a storage management means 13 for converting an address in a page unit, and the storage management means 13 conducts the switching between the interleaving access and the non-interleaving access.
    インターリーブアクセス手段7aと非インターリーブアクセス手段7bを備えたメモリコントローラ10であって、ページ単位でアドレスを変換する記憶管理手段13をさらに有し、前記記憶管理手段13は、ページ毎にインターリーブアクセスと、非インターリーブアクセスを切り替える、ことを特徴とする。 - 特許庁
  • When it is detected that a left button of a remote controller is pressed down, a current location received by a GPS receiver is held in a memory included in a control unit as a registration candidate location, and a mini menu 50 is displayed while sliding it from the right side of the display 5 to the left side as shown in order of (b) to (c).
    リモコンの左ボタンの押下が検出された場合、GPS受信器によって受信した現在位置を、制御部に有するメモリに登録候補地点として保持し、(b)(c)の順に示すようにミニメニュー50を表示部5の右側から左側へむけてスライドイン表示させる。 - 特許庁
  • A LCD controller 21 controlling an LCD module 22 so as to display an image for display on a display screen includes: a memory 41 for main image, which obtains a main image from the outside; and an image forming part 43 for display, which makes an image for display by using the main image.
    表示用画像を表示画面に表示するようにLCDモジュール22を制御するLCDコントローラ21は、外部からメイン画像を取得するメイン画像用メモリ41と、メイン画像を用いて、表示用画像を作成する表示用画像作成部43とを備える。 - 特許庁
  • This memory controller performs management for allocating a physical block group collected with physical blocks wherein addresses included in different flash memories are equal to a logical block, and a reservation of a system block used as the writing destination of the system data for managing or controlling access to the plurality of flash memories.
    メモリコントローラは、異なるフラッシュメモリに含まれるアドレスが同一の物理ブロックを集めた物理ブロック群に対して論理ブロックに割り当てる管理と、複数個のフラッシュメモリに対するアクセスを制御又は管理するためのシステムデータの書き込み先として使用するシステムブロックの予約を行う。 - 特許庁
  • 'A radio transmission reception section 4, a communication controller 5 and a memory 6' controlled compositely by a CPU 3 are connected to a terminal 1, an antenna 2 is connected to this radio transmission reception section 4 and the system is provided with base stations 7-1-7-n controlled compositely by a control section 8.
    端末機1にはCPU3によって複合的に制御される「無線送受信部4、通信コントローラ5、メモリ6」が接続され、この無線送受信部4にアンテナ2が接続され、制御部8によって複合的に制御される複数の基地局7-1〜基地局7-nが設けられている。 - 特許庁
  • Thus, the VTR operation controller 1 causes an operation target VTR to reproduce an information signal by an input operation from the input key 5, reads a time code corresponding to the information signal from the reproduced information signal and registers the read time code on the memory card 7.
    これにより、VTR操作制御装置1は、入力キー5からの入力操作により操作対象VTRに情報信号を再生させ、再生された情報信号から情報信号に対応するタイムコードを読み取り、読み取られたタイムコードをメモリカード7に登録する。 - 特許庁
  • The RAID controller calculates an update parity information to the destructed specified stripe by using the existing data in the non-volatile memory to the data block of the stripe determined to be indecipherable due to the failure of the system and the data read out from the data block of the decipherable stripe.
    RAIDコントローラは、システム故障により判読不可とみなされたストライプのデータブロックに対する不揮発性メモリ内の既存データと、判読可能なストライプのデータブロックから読み出されたデータとを用いて、破壊された特定ストライプに対して更新パリティ値を計算する。 - 特許庁
  • A controller unit 102 determines whether the number of characters of a filename is larger than a predetermined number of characters, and compares the filenames of plural image files recorded on a USB memory 105 to determine whether the filenames have a common part continuing more than a preset number of characters.
    コントローラ部102はファイル名の字数が予め規定された字数よりも多いか否かを判定するとともに、USBメモリ105に記録された複数の画像ファイルに関してそのファイル名を比較して所定の文字数以上連続する共通部分があるか否かについて判定する。 - 特許庁
  • When the plural copies of a printing data transferred from the host device are printed, the CPU 21 of a printer controller part 2 reads the printing data of one line portion stored in a line memory 23 and feeds it to a printing execution part 3 so as to execute printing operation, and stores printed recording paper at a document feeding part 5.
    ホスト装置から転送された印刷データを複数部印刷するとき、プリンタコントローラ部2のCPU21はラインメモリ23に記憶した1ライン分の印刷データを読み出してプリント実行部3に送り印刷動作を実行させ、印刷した記録紙をドキュメントフィード部5に貯える。 - 特許庁
  • If a write instruction is issued from a host HST to a flash memory FM via a controller CTL, the CTL stores write data in a RAM (S101), and uses an all-zero determination section ALL0J to determine whether or not the write data is "all zero" (ALL 00h) (S104).
    ホストHSTよりコントローラCTLを介してフラッシュメモリFMに対して書き込み命令がなされた場合に、CTLは、当該書き込みデータをRAMに格納し(S101)、当該書き込みデータがオールゼロ(ALL 00h)か否かをオールゼロ判定部ALL0Jを用いて判定する(S104)。 - 特許庁
  • The VTR operation controller 1 makes an operation target VTR reproduce an information signal by an input operation from an input key 5, reads a time code corresponding to the information signal from the reproduced information signal and registers the read time code into the memory card 7.
    これにより、VTR操作制御装置1は、入力キー5からの入力操作により操作対象VTRに情報信号を再生させ、再生された情報信号から情報信号に対応するタイムコードを読み取り、読み取られたタイムコードをメモリカード7に登録する。 - 特許庁
  • A touch sensor panel controller is provided with: a calibration circuit (304) that performs offset adjustment of input signals of plural detection circuits (301) corresponding to plural X electrodes of a touch sensor panel; and a memory (307) that stores adjustment parameters of the calibration circuit.
    タッチセンサパネルコントローラに、タッチセンサパネルの複数のX電極に対応する複数の検出回路(301)の入力信号に対して、オフセット調整を実施するキャリブレーション回路(304)を設けると共に、前記キャリブレーション回路の調整パラメータを格納するメモリ(307)を設けたものである。 - 特許庁
<前へ 1 2 .... 87 88 89 90 91 92 93 94 95 .... 99 100 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.