「OUTput」を含む例文一覧(49989)
＜前へ 1 2 .... 990 991 992 993 994 995 996 997 998 999 1000 次へ＞- To provide a repeater apparatus capable of controlling its output power level within a prescribed range with a simple configuration.
出力電力レベルを簡単な構成で所定範囲に制御することができるリピータ装置を提供する。 - 特許庁 - A current detecting unit 30 detects an output current I_out outputted from a power supply device 100.
電流検出部３０は、電源装置１００から出力される出力電流Ｉ_ｏｕｔを検出する。 - 特許庁 - To make an image output instructing device display a proper display character string corresponding to an image outputting device.
画像出力装置に対応した適切な表示文字列などを画像出力指示装置に表示させること。 - 特許庁 - An ECU drive circuit compensation model 20 compensating variations in input/output characteristics of an ECU drive circuit 12, a hydraulic circuit compensation model 22 compensating variations in input/output characteristics of a hydraulic circuit 14, and a clutch system compensation model 24 compensating variations in input/output characteristics of a clutch system 16 are arranged in series.
ＥＣＵ駆動回路１２の入出力特性の変動を補償するためのＥＣＵ駆動回路補償モデル２０、油圧回路１４の入出力特性の変動を補償するための油圧回路補償モデル２２及びクラッチ系１６の入出力特性の変動を補償するためのクラッチ系補償モデル２４が直列して備えられる。 - 特許庁 - A method of measuring a device under test (DUT) 110 comprises a step of applying a pulsed RF input signal 124 to the DUT, and a step of connecting an output of the DUT to a receiver 104, having an output bandwidth selected to measure the center tone in an RF pulse response spectrum from the output 113 of the DUT.
被試験デバイス（ＤＵＴ）１１０を測定する方法は、パルスドＲＦ入力信号１２４をＤＵＴに印加するステップと、ＤＵＴの出力１１３からのＲＦパルス応答スペクトル内の中央トーンを測定するべく選択されている出力帯域幅を具備したレシーバ１０４に、このＤＵＴの出力を接続するステップと、を含む。 - 特許庁 - The IC is provided with a pair of delay generating circuits 11 which generate differential signals in which a relative delay is generated between the fall of one output signal and the rise of the other output signal, by only correcting the delays of the falls or rises of the output signals upon receiving differential input data from an internal circuit 10.
ＩＣにおいて、内部回路10からの差動入力データを受け、出力信号の立下がりのみあるいは立上がりのみが遅延補正され、一方の出力信号の立下がりと他方の出力信号の立上がりとの間に相対的な遅延が発生した差動信号を生成する一対の遅延生成回路11を具備する。 - 特許庁 - Since the output voltage of the circuit 212 at the time when the transistor 10 is turned off is equal to the output voltage of the circuit 212 at the time when the light is not detected by the photodiode 206 and no current is outputted, which is namely the offset voltage, the offset is eliminated in the output of the clamp circuit 6.
そして、トランジスター１０がオフした際の電流電圧変換回路２１２の出力電圧は、フォトダイオード２０６が光を検出せず電流を出力していない場合の電流電圧変換回路２１２の出力電圧、すなわちオフセット電圧と同じであるから、クランプ回路６の出力においてオフセットは解消される。 - 特許庁 - When the temperature of a motor 10 or the temperature of a semiconductor element contained in a power converting means 20 exceeds a first specified temperature, an output calculating limiting means 120 executes first limitation which limits the maximum torque in the range of a specified number of revolutions including a region where it generates the maximum output of the output property of the motor 10.
出力演算制限手段１２０は、電動機１０の温度若しくは電力変換手段２０に含まれる半導体素子の温度が第１の所定温度を超えると、電動機１０の出力特性の最大出力を発生する領域を含む所定の回転数の範囲の最大トルクを制限する第１の制限処理を実行する。 - 特許庁 - In the semiconductor device including a differential amplifier to which an input potential and a reference potential are inputted, a gain stage, and an output stage for outputting an output potential, a potential supplied from the gain stage is kept constant by arranging a transistor having a low leakage current in an OFF state, at the output stage.
入力電位および基準電位が入力される差動増幅器、利得段および出力電位が出力される出力段を有する半導体装置において、該出力段にオフ状態でのリーク電流が低いトランジスタを配置することで、該利得段から供給される電位が一定に保持される半導体装置である。 - 特許庁 - Since the input and output phases are around zero when the frequency detected by a frequency detector 26 is a rated frequency, a phase correcting part 27 having frequency-phase characteristics allow the output phase to advance as the frequency increases from the rated frequency and the output phase to delay as the frequency decreases from the rated frequency.
位相補正部２７は、周波数検出器２６で検出された周波数が定格周波数においては、入出力の位相は零付近、周波数が定格周波数から増加するに従って出力の位相を進め、周波数が定格周波数から減少するに従って出力の位相を遅らせる周波数／位相特性を有する。 - 特許庁 - After the switching signal latch means 20 fetches the switching signal and the switching signal comparison means 30 confirms coincidence between the switching signal 61 and an internal switching signal 21, the selection circuit control means 50 issues an output signal restoration instruction to the output signal stop means 40 to resume the operation of an output signal 62.
切換信号保持手段２０が切換信号を取り込み、切換信号比較手段３０によって切換信号６１と内部切換信号２１が一致したことが確認された後、選択回路制御手段５０は出力信号停止手段４０に対して出力信号復帰命令を発行し、出力信号６２の動作を再開させる。 - 特許庁 - The output correction device of the on-vehicle detection device for correcting a speed difference between right and left wheels in the output value from the on-vehicle detection device for detecting wheel speed is characterized by using for the correction, the output value during ETC lane 9 running which is the period of surely advancing straight.
車輪速の検出をする車載検出装置の出力値における左右の車輪速差を補正する車載検出装置の出力補正装置において、前記補正に確実に直進している期間であるＥＴＣレーン９走行中の前記出力値を用いることを特徴とする車載検出装置の出力補正装置。 - 特許庁 - The control section controls outputting of a voice output start announcement signal for announcing starting of voice signal output of a voice signal which is synthesized by the voice synthesis processing section, and thereafter, it controls starting of output of the voice signal which is synthesized by the voice synthesis processing section at given timing.
制御部は、音声合成処理開始イベントの発生に基づいて、音声合成処理部が合成した音声信号の出力を開始することを予告する音声出力開始予告信号を外部に出力する制御を行った後、音声合成処理部が合成した音声信号の外部への出力を、所与のタイミングで開始する制御を行う。 - 特許庁 - The wireless repeater includes: a first antenna for receiving the downlink signal from the wireless base station; a first attenuator for attenuating an output from the first antenna; a second antenna for outputting an output of the first attenuator and receiving a signal from the mobile terminal; and a second attenuator for receiving an output from the second antenna.
無線中継装置は、無線基地局からの下り信号を受信する第１アンテナと、該第１アンテナからの出力を減衰する第１減衰器と、該第１減衰器の出力を出力する第２アンテナと、該移動端末からの信号を受信する該第２アンテナと、該第２アンテナからの出力を減衰する第２減衰器とを備える。 - 特許庁 - The input and output device 4 stores data received from the computer 2 in an active system computer output data receiving buffer 48, stores data received from the computer 3 in a standby system computer output data receiving buffer 49, and outputs data stored in at least either of the buffers to the external apparatuses 6 and 7.
また，入力装置４は，稼動系計算機２から受信したデータは稼動系計算機用出力データ受信バッファ４８に格納し，待機系計算機３から受信したデータは待機系計算機用出力データ受信バッファ４９に格納し，少なくともいずれか一方に格納されたデータを外部機器６，７に出力する。 - 特許庁 - The voice signal converter 1 converts a right voice signal corresponding to a right channel and a left voice signal corresponding to a left channel to a central normal voice output signal corresponding to a center channel, a right voice output signal corresponding to the right channel and a left voice output signal corresponding to the left channel.
本発明に係る音声信号変換装置１は、右チャンネルに対応する右側音声信号および左チャンネルに対応する左側音声信号を、中央チャンネルに対応する中央定位音声出力信号、上記右チャンネルに対応する右側音声出力信号、および上記左チャンネルに対応する左側音声出力信号に変換する。 - 特許庁 - To provide a control circuit capable of generating a proper signal waveform by estimating the load of an output signal from the waveform state of the signal, and changing the set value of an output buffer capable of changing an output current value, as for a device for controlling power supply to an IC such as an ASIC(application specific integrated circuit).
本発明は、ＡＳＩＣ（application specific integrated circuit ）等のＩＣへの電力供給制御装置に関し、特に出力信号の波形状態から、その信号の負荷を想定し、出力電流値を変更できる出力バッファの設定値を変更することにより、適正な信号波形を生成することができる制御回路を提供するものである。 - 特許庁 - The broadband amplifier circuit includes: a first bipolar transistor 11 whose input terminal receives an RF signal; a transistor output circuit 22 connected to the collector of the first bipolar transistor 11; and a feedback circuit connected between an output terminal of the transistor output circuit 22 and the base of the first bipolar transistor 11.
この広帯域増幅回路は、入力端にＲＦ信号が入力される第一のバイポーラトランジスタ１１と、前記第一のバイポーラトランジスタ１１のコレクタに接続されたトランジスタ出力回路２２と、前記トランジスタ出力回路２２の出力端と前記第一のバイポーラトランジスタ１１のベースとの間に接続された帰還回路とを備える。 - 特許庁 - An error amplifier section 32 for amplifying the input signal of the entire circuit depending on a feedback signal from an output current voltage converting section 34 for voltage converting the output current of the entire circuit is provided with a voltage control/current output type operational amplifier 6 having a transfer conductance gm and outputs a current of an amplified input signal.
出力電流電圧変換部３４が出力する全体回路の出力電流を電圧変換した帰還信号に応じて全体回路の入力信号を増幅するエラーアンプ部３２が、伝達コンダクタンスｇｍを有する電圧制御・電流出力タイプの演算増幅器６を備えて増幅された入力信号を電流出力している。 - 特許庁 - A counter 4 counts a time from issuing the access demand signal by the dimming data output part 3 to receiving the access demand signal and, when the counting result of the counter 4 exceeds a prescribed threshold time, the dimming data output part 3 withdraws the access demand signal and retransmits the dimming data set in the output from the start.
カウンタ４は、調光データ出力部３がアクセス要求信号を発生してから、このアクセス要求信号が受理されるまでの時間を計時しており、カウンタ４の計時結果が所定のしきい値時間を超えると、調光データ出力部３はアクセス要求信号を撤回し、出力中の調光データセットを始めから送信し直す。 - 特許庁 - In this liquid developing method, fixing output of an arbitrary part position is dynamically controlled in matching with the fixing degree of toner particles by using a liquid developing device provided with a fixing output changing means 31, a fixing degree detection means 2 and a fixing output control means 33 in addition to a fixing means 16 in a fixing section 4.
定着部４に於いて、定着手段１６の他に定着定着出力変更手段３１と、定着度合い検知手段３２、及び定着出力制御手段３３を有する液体現像装置を使用することにより、トナー粒子の定着の度合いに合わせて、任意の部位の定着出力を動的に制御する液体現像方法。 - 特許庁 - The semiconductor integrated circuit is provided with a current output buffer circuit which is driven by constant current Is, and in which output impedance is controlled in accordance with bit rates of differential transmission signal inputs inp, inn, wherein a signal waveform outputted from the current output buffer circuit to a signal transmission path is controlled in accordance with the bit rate of the transmission signal input.
半導体集積回路において、定電流Ｉｓで駆動され、差動的な伝送信号入力inp、innのビットレートに応じて出力インピーダンスが制御される電流出力バッファ回路を具備し、電流出力バッファ回路から信号伝送路に出力される信号波形が伝送信号入力のビットレートに応じて制御される。 - 特許庁 - The welding rod for connecting to the output terminal 4 is contacted to the welding subject for connecting to the output 5, the determination part 6 detects the lowering impedance between the outputs 4 and 5 and counts the contact times, and the drive signal is output only when the contact times are achieved to the prescribed several times in the prescribed hours.
出力端子４に接続される溶接棒が出力端子５に接続される被溶接物に接触すると、接触回数判定部６は出力端子４と５間のインピーダンスが低下したことを検出して接触回数をカウントし、接触回数が所定時間内に所定の複数回数に達した場合のみスイッチ部７に駆動信号を出力する。 - 特許庁 - The image data processor includes an adder having a first input terminal for inputting operational pixel data corresponding to each pixel and a second input terminal, a data delay part for delaying an output from the adder and outputting a delayed output and a data transmission part for inputting the output from the data delay part to the second input terminal of the adder.
画像データ処理装置が、画素に対応する演算画素データを入力する第１の入力端と、第２の入力端と、を有する加算器と、加算器からの出力を遅延して出力するデータ遅延部と、データ遅延部からの出力を前記加算器の第２の入力端に入力させるデータ伝達部と、を具備する。 - 特許庁 - For example, even when the unlock side Hall IC 21 outputs the OFF signal irrespective of in a low-voltage state, and an unlocked state of the steering lock 8, the steering lock ECU 9 maintains a state that the ON signal is output from an output terminal 9a by the H-level signal output by the state maintaining circuit 22.
ここで、例えばアンロック側ホールＩＣ２１が低電圧状態になり、ステアリングロック８が解除状態であるにも拘らずオフ信号を出力する状態となっても、状態保持回路２２が出力するＨレベル信号によって、ステアリングロックＥＣＵ９は出力端子９ａからオン信号を出力した状態を維持する。 - 特許庁 - A transfer gate circuit 50 for controlling the input/output of an input pulse signal, a latch circuit 60 for holding a pulse signal input via the transfer gate circuit 50 for a fixed period, and an output circuit 70 for outputting the pulse signal output from the latch circuit 60 as a driving clock are formed by using a complementary circuit technology.
入力パルス信号の入出力を制御するトランスファーゲート回路５０、トランスファーゲート回路５０を経由して入力されるパルス信号を一定期間保持するラッチ回路６０、およびラッチ回路６０から出力されるパルス信号を駆動クロックとして出力する出力回路７０を相補性回路技術を用いて形成しておく。 - 特許庁 - These APIs allow a device driver to (1) preliminarily request and preliminarily allocate an input/output DMA address area during the operation of an IPL, (2) map a system address area to specific preliminarily allocated input/output DMA addresses, and (3) release the preliminarily allocated input/output DMA address space back to a kernel when it is no longer required.
これらのＡＰＩによって、デバイス・ドライバは、（１）ＩＰＬの間に入出力ＤＭＡアドレス範囲を予備的にリクエストし、予備的に割当て、（２）システムのアドレス範囲を特定の予備割当てされた入出力ＤＭＡアドレスにマッピングすること、（３）予備割当てされた入出力ＤＭＡアドレス空間を必要でない場合に解放し、カーネルに戻すことが可能となる。 - 特許庁 - When a printer 100 transitions to a power-saving mode and second output voltage is not output from a main power supply 103 and a trickle charging mode change signal is received from a second output voltage monitoring circuit 109, a charge control circuit 107 outputs a signal for causing a constant-current circuit 102 to transition to the trickle charging mode.
充電制御回路１０７は、印刷装置１００が省電力モードに移行して主電源１０３から第２出力電圧が出力されない場合に、第２出力電圧監視回路１０９からトリクル充電モード切替信号を受信した場合、定電流回路１０２をトリクル充電モードへ移行させるための信号を出力する。 - 特許庁 - Till the frequency component detecting circuit (113) detects the signal with the specified frequency component and a detecting signal generating circuit 115 outputs a detection signal, an output level control circuit 112 restricts the output of the piezo-electric ceramic 111, and releases the restriction of the output of the piezo-electric ceramic 111 when the detection signal is inputted.
周波数成分検出回路（１１３）が特定の周波数成分の信号を検出して、検出信号発生回路１１５が検出信号を出力するまでは、出力レベル制御回路１１２は、圧電セラミック１１１の出力を制限し、検出信号が入力されると圧電セラミック１１１の出力の制限を解除する。 - 特許庁 - The ASIC includes an integrated CPU 10, an integrated network interface controller(NIC) 11, I/O devices 13 to 16 including ones for ATA 16 and SCSI 15, their signal buffers, and the transceiver circuit for amplification and has totem pole output or open-drain output as its output, which can be enabled and outputted to positive NOT or wired-OR.
ＡＳＩＣは集積ＣＰＵ（１０）、集積ネットワークインターフェイス制御装置（ＮＩＣ）（１１）、ＡＴＡ（１６）とＳＣＳＩ（１５）用を含むＩ／Ｏ装置（１３−１６）、およびその信号バッファ、増幅用のトランシーバ回路を含んでなり、その出力をトーテムポールまたはオープンドレイン出力として、能動否定またはワイヤードＯＲにイネーブルして出力できる。 - 特許庁 - In the non-contact IC card reader/writer which performs radio communication with the non-contact IC card incorporating no power source, an inquiry signal for detecting the IC card is transmitted by first transmission output P1 and a command signal different from the inquiry signal is transmitted by second transmission output P2 larger than the first transmission output.
内部に電源を持たない非接触ＩＣカードとの間で無線通信を行う非接触ＩＣカードリーダライタにおいて、前記ＩＣカードを検知するための問合せ信号を第１の送信出力Ｐ１で送信し、前記問合せ信号とは異なるコマンド信号を前記第１の送信出力よりも大きい第２の送信出力Ｐ２で送信する。 - 特許庁 - A digital signal with the same value as that of the diagnosis object channel is given to the digital/analog converter 22 of the comparison channel, a comparator circuit 51 compares an output of the digital/analog converter 22 with an output of an output buffer 31 in the diagnosis object channel to discriminate that there is a fault in the diagnosis object channel when they have a prescribed difference level.
そして、比較チャネルのＤ／Ａ変換器２２に診断対象チャネルと同じ値のディジタル信号を入力させ、Ｄ／Ａ変換器２２の出力と、診断対象チャネルにおける出力バッファ３１の出力とを比較回路５１で比較して、これらに所定の差がある場合には診断対象チャネルに異常があると判断する。 - 特許庁 - The CPU 2 detects that the output terminal PA has failed due to the breakage of wires when it is determined that the condition that an input signal when a Hi signal is outputted from the diagnosis output terminal PD1 is Hi and that an input signal when a Lo signal is outputted from the diagnosis output terminal is Lo has continued for a prescribed time or longer.
ＣＰＵ２では、診断出力端子ＰＤ１からＨｉ信号を出力した時の入力信号がＨｉであって、且つ診断出力端子からＬｏ信号を出力した時の入力信号がＬｏである状態が所定時間以上継続したと判断すると、出力端子ＰＡが断線故障していると検出する。 - 特許庁 - The control section 10 includes an exercise data output section 13 for outputting the exercise data showing the exercise contents done by the user and a code converting section 14 for converting the exercise data output from the exercise data output section 13 to a QR code, wherein the QR code converted by the code converting section 14 is shown in the display section 12.
制御部１０は、使用者が行った運動内容を示す運動データを出力する運動データ出力部１３と、運動データ出力部１３から出力された運動データをＱＲコードに変換するコード変換部１４とを有し、コード変換部１４により変換されたＱＲコードが表示部１２に表示される。 - 特許庁 - A polarity monitor unit PDET judges polarity of a voltage of power source input and an output ends, and when the power source input and output ends connected to a power source voltage detecting end REF+ has a positive polarity, a switch SW passes the current flowing from the power source input and output ends to a positive electrode of the secondary battery B through a resistor R.
極性監視部ＰＤＥＴは電源入出力端の電圧の極性を判別し、電源電圧検出端ＲＥＦ＋が接続された方の電源入出力端が正極性であるとき、スイッチＳＷに、この電源入出力端から抵抗器Ｒを介して二次電池Ｂの正極へと流れる電流を通過させる。 - 特許庁 - A replica circuit is provided with a seventh and an eighth transistors respectively corresponding to a first and a second transistors of an output driver, a ninth and a tenth transistors respectively corresponding to a third and a fifth, or fourth and sixth transistors of the output driver, and a resistance element corresponding to a terminal resistance to be connected between differential signals output from the driver circuit.
レプリカ回路は、出力ドライバの第１、第２のトランジスタにそれぞれ相当する第７、第８のトランジスタと、出力ドライバの第３もしくは第５、第４もしくは第６のトランジスタにそれぞれ相当する第９、第１０のトランジスタと、ドライバ回路から出力される差動信号間に接続される終端抵抗に相当する抵抗素子とを備える。 - 特許庁 - A first mutual inductance (L31a, L41a), which connects an input port IN and the input side of a first band pass filter circuit BPF1a and further connects an output port OUT and the output side of the first band pass filter circuit BPF1a, applies an interlacing magnetic coupling between the input and the output of the first band pass filter circuit BPF1a.
入力ポートＩＮと第１のバンドパスフィルタ回路ＢＰＦ１ａの入力側との間、および、出力ポートＯＵＴと第１のバンドパスフィルタ回路ＢＰＦ１ａの出力側との間を接続する第１の相互誘導インダクタンス（Ｌ３１ａ，Ｌ４１ａ）で、第１のバンドパスフィルタ回路ＢＰＦ１ａの入出力間を飛越し磁界結合する。 - 特許庁 - By taking notice of it that the distribution of jitter components of an output clock of a ring oscillator 10 wherein inverters 11 to 19 are connected in a ring to produce the clock and that of a ring oscillator 20 wherein inverters 21 to 29 are connected in a ring to produce the clock are respectively equal to the normal distribution, an adder 30 sums the respective output clocks to produce a resulting output clock.
インバータ１１〜１９をリング状に接続してクロックを発生するリングオシレータ１０およびインバータ２１〜２９をリング状に接続してクロックを発生するリングオシレータ２０のそれぞれの出力クロックのジッタ成分の分布が正規分布に等しいことに着目し、それぞれの出力クロックを加算器３０で加算して出力クロックを生成する。 - 特許庁 - A reduced speed output device performs a speed reduction at a reduction ratio 1 and at a first reduction ratio to output rotating motion of an input shaft selectively from a second element and besides performs a speed reduction at a second reduction ratio close to the first reduction ratio and at a third reduction ratio larger than the second reduction ratio to output the rotating motion of the input shaft selectively from a third element.
減速出力装置は入力軸の回転を、減速比が１及び第１減速比で減速して第２要素から選択的に出力するとともに、減速比が第１減速比に近い第２減速比及び第２減速比より大きい第３減速比で減速して第３要素から選択的に出力する。 - 特許庁 - Photograph finish system/method are provided with a plurality of output devices 29 adapted to generate different output picture products, a plurality of input devices 25 for obtaining the pictures of different systems and a CPU 27 for generating a virtual batch of the obtained pictures and transmitting it to the output devices.
写真仕上げシステム及び方法は、それぞれ異なる出力画像製品を生成するように適応された複数の出力装置２９と、それぞれ異なる形式の画像を取得するための複数の入力装置２５と、取得された画像の仮想的バッチを生成しかつ上記複数の出力装置に伝送するためのＣＰＵ２７とを備える。 - 特許庁 - To make an acoustic amplifying device compact and restrict low noises as a whole from a fan motor, by raising the cooling efficiency of an output step transistor by the fan motor, thereby reducing the adverse influences on an acoustic amplifying action in the device provided with the output step transistor and the fan motor for cooling the output step transistor.
出力段トランジスタとその出力段トランジスタを冷却するためのファン・モータを備えてなる音響増幅装置において、ファン・モータによる出力段トランジスタの冷却効率を上げることで装置全体のコンパクト化とファン・モータからのノイズを低く抑えて音響増幅作用への悪影響を低減させることを目的とする。 - 特許庁 - The shift register SR outputs shift pulses IN by stages in sequence in timing to line sequential scanning, and each output buffer BUF 2 operates in response to shift pulses IN output from a corresponding state of the shift register SR to output power pulses Vpulse supplied from the pulse power source PS as the control signal to a corresponding scan line WSL.
シフトレジスタＳＲは、線順次走査に合わせて順次各段ごとにシフトパルスＩＮを出力し、各出力バッファＢＵＦ２は、対応するシフトレジスタＳＲの段から出力されたシフトパルスＩＮに応じて動作し、パルス電源ＰＳから供給された電源パルスＶｐｕｌｓｅを制御信号として対応する走査線ＷＳＬに出力する。 - 特許庁 - After the value of each bit constituting the first upper count value is inverted, the upper counter 101 counts on a count clock that is a single output signal constituting a second lower phase signal output from the delay circuit and furthermore counts on a count clock output from the lower counter 103 to acquire a second upper count value.
第1の上位計数値を構成する各ビットの値が反転された後、上位カウンタ101は、遅延回路から出力される第2の下位位相信号を構成する1つの出力信号をカウントクロックとしてカウントを行い、さらに下位カウンタ103から出力されるカウントクロックに基づいてカウントを行って第2の上位計数値を取得する。 - 特許庁 - The sensor noise removal method for removing noises of output values x of a sensor 2 detecting physical quantities, takes two or more output values x sampled from the sensor 2 and selects central values X1 and X2 with arranging the sampled two or more output values xi in ascending or descending order.
本発明のセンサノイズ除去方法は、物理量を検出するセンサ２の出力値ｘのノイズを除去するセンサノイズ除去方法であって、センサ２のサンプリングされた出力値ｘを複数取得し、該複数取得したサンプル出力値ｘiを昇順または降順に並べた際に順位が中央の値Ｘ１、Ｘ２を選択している。 - 特許庁 - A sequential convolution part multiplys an output of a delta/sigma modulator inputted through a second switching part by a filter coefficient for the GSM mode, and multiplys an output of the analog/digital converter inputted through the second switching part by pseudo-noise PN code, and add them to generate the WCDMA output waveform for the WCDMA mode.
シーケンシャルコンボルーション部はＧＳＭモードである時に、第２スイッチング部を通じて入力されるデルタ−シグマモジュレータ出力をフィルタ係数と掛け、ＷＣＤＭＡモードである時に、第２スイッチング部を通じて入力されるアナログ−デジタル変換器の出力を偽似雑音ＰＮコードと掛けた後に合してＷＣＤＭＡ出力波形を発生する。 - 特許庁 - To provide a transfer case arrangement lubricating a clutch and/or a bearing of a transfer case, even when a second output shaft is shut down, in the transfer case arrangement having a clutch for distributing torque between front-rear output shafts and a second output shaft shutdown device when the clutch is in an unengaged state.
前後の出力シャフト間のトルクを分配するクラッチと、当該クラッチが非係合状態になった際の当該第２出力シャフトシャットダウンデバイスを有するトランスファーケース装置において、当該第２出力シャフトがシャットダウンされたときにもトランスファーケースのクラッチ及び/またはベアリングの潤滑をおこなうトランスファーケース装置を提供する。 - 特許庁 - When the output circuit 20 outputs gradation voltage of negative polarity, it functions as a voltage follower circuit, while when the output circuit 20 outputs gradation voltage of positive polarity, it functions as an inverting output circuit which inverts gradation voltage to standard voltage, which corresponds to voltage of the counter electrodes, and supplies the inverted voltage to the data line.
出力回路２０は、負の極性の階調電圧を出力する際に、ボルテージフォロア回路として機能し、その一方、正の極性の階調電圧を出力する際に、対向電極電圧に対応する基準電圧に対して階調電圧を反転して、反転された電圧をデータ線に与える反転出力回路として機能する。 - 特許庁 - When a protection circuit 7 detects an overvoltage state from a raised output voltage, the switching circuit 10 having received a protection signal from the protection circuit 7 switches a signal to be supplied to an error amplifier circuit 6 from the output signal of a first selection detecting circuit 5 to the output signal of the second selection detecting circuit 9.
保護回路７が上昇した出力電圧から過電圧状態を検出した時、誤差増幅回路６に供給する信号を、保護回路７からの保護信号を受け取った切換回路１０によって、第１の選択検出回路５の出力信号から第２の選択検出回路９の出力信号に切り換える。 - 特許庁 - As the positive/negative dissymmetry high voltage, it is preferable to use unsymmetrical square wave high voltage of which the output voltage value and output time of straight polarity and negative polarity are different and high voltage of straight polarity or negative polarity of which the output voltage is reduced to 0 V periodically and instantly and is restored again.
そして、正負非対称の高電圧としては、正極性および負極性高電圧の出力電圧値および出力時間が異なる非対称矩形波高電圧や、周期的に瞬時に出力電圧が0Ｖに低下し、再び出力電圧を復帰する負極性または正極性の高電圧を用いることが好適である。 - 特許庁 - The DA converter evaluation and inspection apparatus is provided with a changeover switch SW21 between the DA converter 201 and the output end of a correlated double sampling circuit 101 and the input end of an AD converter 102, and is provided with a changeover switch SW12 between a serial interface 301 and the output end of a digital signal processor 103 and the output end of the DA converter 201.
ＤＡコンバータ２０１および相関二重サンプリング回路１０１の出力端とＡＤコンバータ１０２の入力端との間に切替スイッチＳＷ２１を設け、シリアルインターフェース３０１およびデジタルシグナルプロセッサ１０３の出力端とＤＡコンバータ２０１の出力端との間に切替スイッチＳＷ１２を設ける。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
