「Operand」を含む例文一覧(306)

＜前へ 1 2 3 4 5 6 7 次へ＞
  • With mixed operand types, the rules for binary arithmetic operators apply.
    被演算子が型混合である場合、2 進算術演算子での規則が適用されます。 - Python
  • Compare two values numerically and return the maximum.If they are numerically equal then the left-hand operand is chosen as the result.
    数値上二つの値が等しい場合には、左側値を結果として返します。 - Python
  • Compare two values numerically and return the minimum.If they are numerically equal then the left-hand operand is chosen as the result.
    数値上二つの値が等しい場合には、左側値を結果として返します。 - Python
  • The operand X of a function is divided into a high-order digit bit string U and a low-order digit bit string D, and the definition region of the operand X is divided into a plurality of sections related with the high-order digit bit string U.
    関数のオペランドＸを上位桁ビット列Ｕと下位桁ビット列Ｄに分け、オペランドＸの定義域を上位桁ビット列Ｕに関係付けられた複数の区分に分ける。 - 特許庁
  • Whether or not the operand of an instruction to realize a function contains unresolved reference is discriminated, and an unresolved instruction is replaced with a predetermined instruction containing an operand associated with a reference resolution code.
    機能を実現する命令のオペランドが未解決参照を含むか否かを判別し、未解決命令をその参照解決コードに関連するオペランドを含む所定の命令で置き換える。 - 特許庁
  • When an operand to a predetermined instruction is attempted to be input while the control program is created, edited using the program editor, a variable name is input using an operand input part 16.
    プログラムエディタを用いて制御プログラムを作成・編集中に、所定の命令に対するオペランドを入力しようとした場合、オペランド入力部１６を用い、変数名を入力する。 - 特許庁
  • The look-ahead load address is stored in a look-ahead operand buffer 600, and the controller 300 indexes the operand buffer 600 when the load instruction is reperformed.
    先読みされたロードアドレスは先読みオペランドバッファ６００に格納され、キャッシュ制御装置３００は前記ロード命令が再び実行された際に先読みオペランドバッファ６００を索引する。 - 特許庁
  • A rotate instruction which indicates a source operand and a rotate amount is received (221), and a result having the source operand rotated by the rotate amount is stored in a destination operand indicated by the rotate instruction (222), whereby execution of the rotate instruction completes without reading the carry flag (223).
    ソースオペランドと回転量とを示す回転命令を受信し（２２１）、回転命令が示すデスティネーションオペランドに、回転量で回転させたソースオペランドを有する結果を格納する（２２２）ことにより、キャリーフラグの読み出しを伴わずに回転命令の実行を完了する（２２３）。 - 特許庁
  • The system further includes an instruction for performing double precision incrementing of the operand in response to determination that the operand is double precision, that the operand requires the incrementing based on the result of the previous operation and that the previous operation has not performed the incrementing.
    このシステムは、さらに、オペランドが倍精度であること、該オペランドが先行する演算の結果に基づいて増分を要求していること、および、該先行する演算が該増分を実行しなかったことを判断したのに応答して、該オペランドの倍精度増分を実行するための命令を含む。 - 特許庁
  • The system further includes an instruction for performing single-precision increment of the operand in response to determination that the operand is single-precision, that the operand requires the incrementing based on the result of previous operation and that the previous operation has not performed the incrementing.
    このシステムは、さらに、オペランドが単精度であること、該オペランドが先行する演算の結果に基づいて増分を要求していること、および、該先行する演算が該増分を実行しなかったことを判断したのに応答して、該オペランドの単精度増分を実行するための命令を含む。 - 特許庁
  • If one operand contains an error indication for a particular time span, the method continues with the request for the other operand for that particular time span, and returns an "error" for that particular time span only if the request for the other operand is not cancelled.
    一方の演算数が特定の期間に対するエラー表示を含んでいる場合には、本発明の方法は、その特定の期間に対する他方の演算数に対する要求を依然として行い、他方の演算数に対する要求取消される場合だけ、その特定の期間に対する「エラー」を送り返す。 - 特許庁
  • An area bit to be set as ON when the operand hits is provided in the tag part of the instruction cache.
    命令キャッシュのタグ部にはオペランドがヒットするとＯＮ設定されるエリアビットが設けられる。 - 特許庁
  • If the control bit is not set to "1", the processor keeps the data in the destination operand.
    制御ビットが「１」に設定されない場合、プロセッサはデスティネーションオペランド内のデータを保持する。 - 特許庁
  • However, when the value of the first digit is "0", the value of the target operand is set to the value of the second digit.
    ただし、１桁目の値が「０」である場合には、被演算数の値は、２桁目の値とされる。 - 特許庁
  • In the conversion table, the value of the target operand is basically set to a value of the first digit of the RND.
    当該変換表では、被演算数の値は、基本的にＲＮＤの１桁目の値とされる。 - 特許庁
  • A depth of a subordination examination circuit is increased in the processor for determining whether an operand of a command input into a pipe line is subordinate to an operand of a command executed in the pipe line or not (304).
    パイプラインに入力される命令のオペランドが、パイプラインにて実行されている命令のオペランドに従属するかどうかを判定するプロセッサの従属関係検査回路の深度を増加させる（３０４）。 - 特許庁
  • A computing unit 12 can receive an input of either of read-out data from a register and an immediate value as one operand and receives only an immediate value as the other operand of two operands.
    演算器１２は、２つのオペランドのうち、一方のオペランドとしてレジスタからの読み出しデータと即値のいずれかの入力を受けることが可能であり、他方のオペランドとして即値のみが入力される。 - 特許庁
  • A processor includes the plurality of register files 16-1, 16-2 for storing the operand corresponding to a physical register ID, which respectively store one of subwords which are obtained by dividing the operand in a data direction.
    プロセッサは、物理レジスタＩＤに対応したオペランドを記憶する複数のレジスタファイル１６−１、１６−２を備え、それぞれが、オペランドをデータ方向に分割したサブワードのうちの何れかを記憶する。 - 特許庁
  • An expression including a binary operator is evaluated by scanning each operand of the binary operator and generating a numerical example to results to each period when each operand has fixed numerical value.
    二項法演算子を含む式が、上記二項演算子の各演算数を走査し、各演算数が一定の数値をもつ各期間に対して、結果に数値例を発生することにより評価される。 - 特許庁
  • Each entry of an instruction tracing buffer 330 has a Y operand subsequent reference entry information 335 which holds information about an entry number held by a subsequent instruction referring to the execution results of the instruction as a Y operand and a Z operand subsequent reference entry information 336 which holds information about the entry number held by the subsequent instruction referring to the execution results of the instruction as a Z operand.
    命令追越しバッファ３３０の各エントリにおいて、その命令の実行結果をＹオペランドとして参照する後続命令の保持されるエントリ番号に関する情報を保持するＹオペランド後続参照エントリ情報３３５と、その命令の実行結果をＺオペランドとして参照する後続命令の保持されるエントリ番号に関する情報を保持するＺオペランド後続参照エントリ情報３３５とを有する。 - 特許庁
  • At a decoding stage (505), the 1st and 2nd fields are decoded and their contents are placed on a global operand bus.
    デコードステージ（５０５）で前記第１、第２フィールドをデコードしその内容をグローバルオペランドバス上に置く。 - 特許庁
  • When the processor 20 side receives the readopropc instruction, the operand and the next operation code are collectively read.
    一方、プロセッサ２０の側も、readopropc命令を受けた場合は、オペランドと次のオペコードとを一括して読み出す。 - 特許庁
  • Control circuits 11-13 generate selection signals from the operation mode and mask bits accompanying each operand.
    制御回路１１〜１３は演算モードと各オペランドに付随するマスクビットとから選択信号を生成する。 - 特許庁
  • Operand access and address calculation processing necessary for data processing by the DSP engine is carried out by a CPU.
    ＤＳＰエンジンによるデータ処理に必要なオペランドアクセス及びアドレス演算処理はＣＰＵが負担する。 - 特許庁
  • DEVICE AND METHOD FOR PROCESSING DATA FOR APPLYING FLOATING POINT ARITHMETIC TO FIRST, SECOND AND THIRD OPERAND
    第１、第２、第３オペランドに浮動小数点演算を適用するためのデータ処理装置および方法 - 特許庁
  • To prevent an unnecessary processing cycle from being generated since an operation is carried out with precision higher than operand precision.
    オペランド精度よりも高い精度で演算するので不必要な処理サイクルが発生することを防止する。 - 特許庁
  • These functions are only called if the left operand does not support the corresponding operation.
    これらの関数は、左側の被演算子が対応する演算をサポートしていない場合にのみ呼び出されます。 - Python
  • A format error check section 22a checks whether the instruction and operand which are input are correct.
    フォーマットエラーチェック部２２ａは、入力された命令およびオペランドが適正であるか否かをチェックする。 - 特許庁
  • The process is repeated until no operand constraint violations occur, to generate machine language of a machine language sequence Ma.
    オペランド制約違反がなくなるまでこれらの処理を繰り返し、機械語列Ｍａの機械語を生成する。 - 特許庁
  • Interlocked floating point instructions are detected, and a register address where an operand of the interlocked instructions is referred to and substituted is changed to an odd address unassigned as an operand at compilation.
    インターロックが生じている浮動小数点命令を検出し、インターロックが生じている命令のオペランドを参照及び代入するレジスタアドレスを、コンパイルの際にオペランドとして割り当てられない奇数アドレスに変更する。 - 特許庁
  • A vector including a line-element row corresponding to an operand of a truth table T(δ) expressing an operand of the first operation and an operation result by a combination of second operations is determined as an initial element of the respective vector set S(δ).
    第１演算の被演算子と演算結果とを第２演算の組合せで表現した真理値表T(δ)の被演算子に対応する行要素列からなるベクトルをそれぞれベクトル集合S(δ)の初期要素とする。 - 特許庁
  • A division arithmetic circuit 1 turns a Y operand to a dividend and a Z operand to a divisor and executes a floating point arithmetic operation in the case that an instruction code inputted from the outside indicates a floating point division instruction.
    除算演算回路１は、外部から入力された命令コードが浮動小数点除算命令を示す場合に、Ｙオペランドを被除数、Ｚオペランドを除数として浮動小数点演算を実行する。 - 特許庁
  • The simulation device for a reconfigurable processor including some function units models the processor by expressing a routing path between a function unit generating an operand and a function unit consuming the operand by a queue.
    いくつかの機能ユニットを含んでいる再構成可能プロセッサーのシミュレーション装置はオペランドを生成する機能ユニットとそのオペランドを消耗する機能ユニットの間のルーティング経路をキューで表現してプロセッサーをモデリングする。 - 特許庁
  • The register specification modification part 2 receives input of a control signal 5 together with the operand 10 read out from the program code and modifies the value of a modification field in the operand 10 according to the value of the inputted control signal 5.
    レジスタ指定修飾部２は、プログラムコードより読み込まれたオペランド１０とともに、制御信号５を入力し、オペランド１０内の修飾フィールドの値を入力した制御信号の値に応じて修飾する。 - 特許庁
  • The apparatus comprises a prediction circuit for generating a shift indication based on a prediction of the number of leading zeros that would be present in output produced by subjecting the operand A and the operand B to an unlike signed addition.
    オペランドＡおよびオペランドＢに異符号加算を実行することにより生成される出力において存在するであろう先行ゼロの個数の予測に基づいて、シフト表示を生成する予測回路を備える。 - 特許庁
  • When the command is executed, the corresponding entry in the operand buffer is unnecessary, and the entry is dis-allocated.
    命令が実行される時、オペランド・バッファにおける対応エントリは必要なく、そのエントリは割り当て解除される。 - 特許庁
  • The operand access policy label is passed along with the data via the one or more hardware functional units of the processor.
    オペランド・アクセス・ポリシー・ラベルはデータと共に、プロセッサの１つ又は複数のハードウェア機能ユニットを介して伝えられる。 - 特許庁
  • A register selection part 3 selects the register specified by the modified operand 10 so as to access the selected register.
    レジスタ選択部３は、修飾されたオペランド１０によって指定されるレジスタを選択し、アクセス可能とする。 - 特許庁
  • The N-bit results and N-bit data held by the general register bank form a 2N-bit additional operand.
    Ｎビットの結果および一般レジスタ・バンクで保持されたＮビットのデータは、２Ｎビットの追加オペランドを形成する。 - 特許庁
  • This invention provides technology for setting a selected operand field in pipeline-constituted architecture.
    本発明によれば、パイプライン化されたアーキテクチャ内での選択されたオペランドフィールドを設定する技術が提供される。 - 特許庁
  • A code is converted from in instruction of the first bit architecture with an instruction code and at least one operand.
    命令コードと少なくとも１つのオペランドを有する第１ビット・アーキテクチャの命令からコードを変換する。 - 特許庁
  • The method may also include placing the encrypted result in a location of the first operand of the instruction.
    前記方法はまた、暗号化された結果を前記命令の第一のオペランドの位置に入れることも含みうる。 - 特許庁
  • First, this microprocessor consults an upper field 121 of each register operand 12 of an instruction set 10.
    この発明のマイクロプロセッサは、命令セット１０の各レジスタオペランド１２について、まず、上位フィールド１２１を参照する。 - 特許庁
  • This processor is provided with plural execution pipeline stages, the respective stages receive plural operand inputs and generate the results.
    プロセッサは、複数の実行パイプラインステージを有し、その各ステージが複数のオペランド入力を受け、結果を生成する。 - 特許庁
  • The processor receives at least one decimal floating point operand, executes a decimal floating point operation on at least one decimal floating point operand and generates a decimal floating point result.
    プロセッサは、少なくとも１つの１０進浮動小数点オペランドを受け取り、少なくとも１つの１０進浮動小数点オペランドに対して１０進浮動小数点演算を実施して１０進浮動小数点結果を生成する。 - 特許庁
  • When reading an operand corresponding to the previously read operation code from the bytecode, the machine language instruction for reading: readopropc is issued the virtual machine 10 side, and a processor 20 is instructed to perform the collective reading of the operand and the next operation code.
    バイトコードから、先に読み出したオペコードに対応するオペランドを読み出す際は、仮想マシン１０の側では読み出し用機械語命令：readopropcを発行して、当該オペランドと次のオペコードの一括読み出しをプロセッサ２０に指示する。 - 特許庁
  • A ready flag setting circuit 340 reflects the information 335 and 336 of an issuable instruction in the ready flags 333 and 334 of the Y operand and the Z operand.
    レディフラグ設定回路３４０は、発行可能となった命令のＹオペランド後続参照エントリ情報３３５及びＺオペランド後続参照エントリ情報３３６をＹオペランド及びＺオペランドのレディフラグ３３３及び３３４に反映する。 - 特許庁
  • When the user selects a desired operand from the list displayed, the ladder monitor part 22b instructs the HMI control part 21 to display on the ladder monitor screen the portion of the routine specified by the start address corresponding to the operand selected.
    ユーザが表示されたリストから所望のオペランドを選択すると、ラダーモニタ部２２ｂは、選択されたオペランドに対応するスタートアドレスで特定されるルーチンの部分を、ＨＭＩ制御部２１に指示してラダーモニタ画面に表示させる。 - 特許庁
  • The runtime includes a local variable area storing variables and a stack area temporarily storing a calculation result in processing including an operand, and the operand stored in the stack area is expressed by the corresponding data format and value form.
    ランタイムは、変数を格納するローカル変数領域と、オペランドを含み処理途中の計算結果を一時的に格納するスタック領域とを含み、スタック領域に格納されたオペランドは、そのデータ型とその値の形式で表す。 - 特許庁
  • A reservation station system including a control reservation station (CRS) and a data reservation station (DRS) receives operation entry and specifies scheduling state information, operand state information and operand information for each operation entry.
    制御リザベーションステーション（ＣＲＳ）とデータリザベーションステーション（ＤＲＳ）とを含むリザベーションステーションシステムが、演算エントリを受信すると共に、各演算エントリについて、スケジューリング状態情報、オペランド状態情報およびオペランド情報を特定する。 - 特許庁
＜前へ 1 2 3 4 5 6 7 次へ＞

例文データの著作権について