「Operand」を含む例文一覧(306)
＜前へ 1 2 3 4 5 6 7 次へ＞- The plane area data are specified, so a language system is different and the operand of an instruction word specifies a plane area which spreads in two dimensions.
面領域データを特定するため、言語体系も異なっており、命令ワードのオペランドは２次元に広がる面領域を特定している。 - 特許庁 - To provide a method and a device adaptable to the temporal request for the high frequency design and accessible to an operand in a single cycle.
高周波数設計という時間的要求に適応すると共に、単一のサイクルでオペランドをアクセスするための方法及び装置を提供する。 - 特許庁 - To provide a vector product-sum operation circuit capable of two operand operations easily without rewriting each factor of a vector register.
ベクトルレジスタの各要素の書換えを行うことなく、２つのオペランドの演算を容易に行うことが可能なベクトル積和演算回路を提供する。 - 特許庁 - The mantissa repeat processing part 250 generates a quotient and a partial residue by subtraction shift processing of a mantissa of a dividend in an input operand.
仮数繰り返し処理部２５０は、入力オペランドにおける被除数の仮数の減算シフト処理により商と部分剰余とを生成する。 - 特許庁 - This system further includes a mechanism for performing shifting or masking operation in response to determination that the operand is a un-normalization format.
このシステムは、さらに、オペランドが非正規化フォーマットであるという判断に応答して、シフト又はマスキング演算を実行するための機構を含む。 - 特許庁 - The result type is that of the arguments after coercion.With mixed operand types, the coercion rules for binary arithmetic operators apply.
結果の型は、型強制後の引数の型になります。 引数型を混合すると、二項算術演算における型強制規則が適用されます。 - Python - The MAC unit 100 has: booth record logic 120 for generating a plurality of partial products between a first binary operand X102 and a second binary operand Y104; a Wallace tree adder 130 for arithmetically combining the reduced partial products with a third operand to obtain the final partial product, a final adder 140 for generating a final sum and a saturation circuitry 150 for selectively rounding or saturating the final sum.
ＭＡＣユニット（１００）において、第１のバイナリ・オぺランドＸ（１０２）と第２のバイナリ・オぺランドＹ（１０４）との複数の部分積を発生するブース記録ロジック（１２０）と、低減した前記部分積を第３のオぺランドと算術的に組み合わせて最後の部分積を得るワラス・ツリー加算器（１３０）と、最後の和を発生する最後の加算器（１４０）と、前記最後の加算器を選択的に丸める即ち飽和させる飽和回路（１５０）とを備える。 - 特許庁 - The instruction prefix 302 of the instruction system 300 includes the conditioned execution field 304 and other fields 312 and the instruction root 316 includes the process selection field 306, an operand field 308 of an option, and a field 310 of options for other processes.
命令システムは、データ・プロセッサが実行する処理を選択する処理選択フィールドと、命令プレフィックスとを有する命令ルートを含む。 - 特許庁 - A snoop control part 24 issues a snoop request corresponding to the access request arbitrated by the operand access arbitration part 23 to the masters 1-N.
スヌープ制御部２４は、オペランドアクセス調停部２３によって調停されたアクセス要求に対応したスヌープ要求をマスタ１〜Ｎに対して発行する。 - 特許庁 - An information processor comprises: central processing units (CPU#0 and #1) which include execution parts (103 and 203) coupled to operand buses (105 and 205), and control parts (101 and 201); and a debug circuit (35).
オペランドバス（１０５，２０５）に結合された実行部（１０３，２０３）と、制御部（１０１，２０１）とを含む中央処理装置（ＣＰＵ＃０，＃１）と、デバッグ回路（３５）とを設ける。 - 特許庁 - To provide a processor which executes an SIMD operation with high flexibility with less constraints regarding a position of an operand to be an object for the SIMD operation.
ＳＩＭＤ演算の対象となるオペランドの位置に関する制約が少ない、柔軟性の高いＳＩＭＤ演算を実行するプロセッサを提供する。 - 特許庁 - To disable a program stored in an NV memory and desired to be protected from being read by operand access, while enabling the program to be accessed at high speed by instruction fetches.
ＮＶメモリに格納された保護したいプログラムを、オペランドアクセスに対しては読み出し不可としつつ、命令フェッチに対しては高速にアクセス可能とする。 - 特許庁 - To provide an instruction pipe line to be rapidly executed with a bypass route concerning an instruction by which an operand is read even when the number of stages becomes multiple.
ステージ数が多段化した場合でも、オペランドの読出しが可能な命令についてはバイパス経路を介して速やかに実行する命令パイプラインを提供する。 - 特許庁 - The results generated by the respective execution pipeline stages (507, 509, 511) are selectively coupled into one operand input of the execution pipeline stages (507, 509, 511).
各実行パイプラインステージ（５０７，５０９，５１１）で発生された結果は、実行パイプラインステージ（５０７，５０９，５１１）の一つのオペランド入力に選択的に結合される。 - 特許庁 - When an instruction requires an operand to be fetched from memory, the EU requests the fetch from the interface unit
命令が,メモリからオペランド(演算数)を取り出すことが必要になると,EU(実行単位)は,インタフェース装置からの(その命令の)「取出し」をリクエスト(要求)する - コンピューター用語辞典 - A method and a system for efficiently selecting the operand field can be executed by various computer architecture including RISC architecture.
本発明によれば、オペランドフィールドを効率的に選択する方法及びシステムは、ＲＩＳＣアーキテクチャを含めて様々なコンピュータアーキテクチャにおいて実行可能となる。 - 特許庁 - The machine language instruction string in the template is obtained by compiling and assembling a source code of the interpreter, and the operand embedding information is calculated from the difference between an assembly code and an object code of a plurality of patterns obtained by repeatedly executing the compiling and assembling while setting a different immediate operand.
テンプレートにおける機械語命令列は、インタプリタのソースコードをコンパイル及びアセンブルして得られたものであり、オペランド埋込情報は、前記コンパイル及びアセンブルを、オペランドに異なる即値を設定しながら繰り返し実行して得られた複数パターンのアセンブリコード及びオブジェクトコードの差分から求められたものである。 - 特許庁 - To provide an audio processing device that decreases operand related to detection processing in silence intervals of audio data, and to provide a program, an audio processing method, and a recorder.
音声データ中の無音区間の検出処理に係る演算数を減らすことができる音声処理装置、プログラム、音声処理方法および録画装置を提供する。 - 特許庁 - Consequently, the subword is read from the register entry of the register file, so as to generate the operand by combining the read subword with the subword to which the same value is granted.
これにより、レジスタファイル中のレジスタエントリから、サブワードが読み出され、読み出されたサブワードと、同一値を与えるべきサブワードとを組み合わせてオペランドが生成される。 - 特許庁 - The compressed circuit comment data are used as the operand of a data instruction, and the machine words constituted of the data instruction including the circuit comment instruction and the circuit comment data are stored in the program memory 25.
圧縮した回路コメントデータはデータ命令のオペランドとし、回路コメント命令と回路コメントデータを含むデータ命令からなるマシン語をプログラムメモリ２５に格納する。 - 特許庁 - A control program development support device 10 has a program editor and a variable table, wherein the program editor has an operand input part for inputting operands corresponding to trespective instruction words.
制御プログラム開発支援装置１０は、プログラムエディタと変数テーブルを有し、プログラムエディタは各命令語に対応するオペランドを入力するためのオペランド入力部を有する。 - 特許庁 - When the instruction 10 is executed, an address of access destination in a memory is specified by acquiring the resolved field table index from the entry number of the operand.
インストラクション１０の実行時は、前記オペランドのエントリ番号から解決されたフィールドテーブルインデックスを取得することにより、メモリ内のアクセス先のアドレスが特定される。 - 特許庁 - Object data can be directly operated by rewriting an object identifier (operand) of a command to a storage identifier (address) of a storage region without referring to a complicated table.
コマンドの対象識別子（オペランド）を、記憶領域の記憶識別子（アドレス）に書き換えることにより、複雑なテーブル参照をせずに、対象データを直接操作できるようにする。 - 特許庁 - Subsequent instructions may rely on the target as an operand source (whether written to a register or forwarded to the instruction), prior to the condition evaluation.
後続する命令は、条件評価前に、（レジスタに書き込まれるか又は前記命令に転送されるかにかかわらず）オペランドソースとしての前記ターゲットに依存することができる。 - 特許庁 - The input support section 21 accepts the input only when the input instruction and operand are correct and instructs a data management section 23 to rewrite them.
入力支援部２１は、入力された命令およびオペランドが適正である場合のみ、これらの入力を受け入れ、データ管理部２３にそれらを書き替えるように指示する。 - 特許庁 - Results of the subword operation are distributed between bit positions of the result register so that the shifting movement of the information between an operand register and the result register is minimized.
サブワード演算の結果は、オペランドレジスタと結果レジスタとの間の情報の横方向移動が最小になるように、結果レジスタのビット位置の間で分散される。 - 特許庁 - In the embodiment, the precision control circuit makes the arithmetic and logical operation circuit end the repetitive operand processing according to an indicator received by the control circuit.
一実施形態においては、精度制御回路は、制御回路によって受け取られたインジケータに応じて、算術論理演算回路に反復オペランド処理を終了させる。 - 特許庁 - Due to the realization of simultaneous input/output with the selector enables universal maintenance of the processing element operation efficiency, even if there are any changes in the operand allocation or the like.
セレクタが同時入出力を実現することで、オペランドの割り当て等に変化が生じようとも、普遍的にプロセッシングエレメントの稼動効率の維持が可能になる。 - 特許庁 - To return a physical memory address about a linear address given as an operand without typically giving additional information in the conventional address translation instruction.
従来のアドレス変換命令は、典型的には、いかなる追加的情報も与えることなく、オペランドとして与えられた線形アドレスについて、物理的なメモリ・アドレスを返す。 - 特許庁 - The precision control circuit is configured to end the repetitive operand processing when the result reaches programmed second bit precision lower than the first bit precision.
精度制御回路は、第１のビット精度よりも低いプログラムされた第２のビット精度に結果が達するときに、反復オペランド処理を終了するように構成される。 - 特許庁 - In a Boolean expression to be visualized is input in the form of a binary tree in which a leaf node represents an operand in the Boolean expression, and nodes other than the leaf node represent operators in the Boolean expression.
可視化すべきブール式が、リーフノードがこのブール式中のオペランドを表し、リーフノード以外のノードがブール式中のオペレータを表すバイナリツリーの形で入力される。 - 特許庁 - Data is transferred in a pipeline of a pipeline data processor, each stage of which has plural execution pipeline stages (507, 509, 511) to generate results by receiving plural operand inputs.
各ステージが複数のオペランド入力を受け結果を発生する複数の実行パイプラインステージ（５０７，５０９，５１１）を有するパイプラインデータプロセッサのパイプライン内にデータを転送する。 - 特許庁 - Return "x ** y" to the modulo if given.The right-hand operand must be a whole number whose integer part (after anyexponent has been applied) has no more than 9 digits and whose fractional part (if any) is all zeros before any rounding.
modulo が指定されていれば使います。 右被演算子は整数部が 9 桁以下で、小数部 (のある場合) は値丸め前に全てゼロになっていなければなりません。 - Python - The method includes a step for allowing the instruction of the first thread to perform access to a source operand from the register file of the second thread not to be executed when a synchronization indicator related to the source operand indicates that the producer calculation of the second thread is not terminated yet, and for executing the instruction when the synchronization indicator indicates the termination of the producer calculation in the second thread.
この方法は、ソースオペランドに関連する同期インジケータが第２のスレッドのプロデューサ演算が終っていないことを示す場合、第２のスレッドのレジスタファイルからソースオペランドにアクセスする第１のスレッドの命令を実行しないようにし、同期インジケータが第２のスレッドのプロデューサ演算が終了したことを示す場合、命令を実行する段階を備える。 - 特許庁 - In the case that the instruction inputted from the outside indicates the floating point division instruction, a cache control circuit 2 discriminates whether or not the dividend and the divisor respectively corresponding to the Y operand and the Z operand are stored in a cache memory 3, and in the case that they are stored, reads and outputs a quotient stored in the cache memory 3 corresponding to them.
キャッシュ制御回路２は、外部から入力された命令コードが浮動小数点除算命令を示す場合に、Ｙオペランド及びＺオペランドにそれぞれ対応する被除数、除数がキャッシュメモリ３に記憶されているかどうかを判別し、記憶されている場合には、これらと対応付けてキャッシュメモリ３に記憶されている商を読み出して出力する。 - 特許庁 - When receiving an interruption request, the interruption expanding means 12 generates a value (interruption vector number) of an operand part of an INT instruction needed for corresponding interruption processing by an instruction generating mean 16, rewrites the value of an operand part of an INT instruction held by a storing means 17 with the generated value and makes an interruption request to the CPU 8.
割込み拡張手段１２は、割込み要求を受け付けたときは、対応した割込み処理に必要なＩＮＴ命令のオペランド部の値（割込みベクタ番号）を命令生成手段１６で生成し、この生成した値で記憶手段１７が保持するＩＮＴ命令のオペランド部の値を書き換えると共に、ＣＰＵ８に割込み要求を行う。 - 特許庁 - When an instruction containing a replacement instruction with which the previous instruction is replaced is received, an operand to identify a reference code owned by the replacement instruction is used to execute reference code resolution.
先行する命令を置換した置き換え命令を含む命令を受け取ると、その置き換え命令が有する参照コードを識別するオペランドを使用して参照コード解決を実行する。 - 特許庁 - The contents of the general register addressed at execution stages (507, 509, and 511) with a write instruction are placed on the global operand bus at a write-back stage (513) and transferred to an address constitution register.
書込み命令により実行ステージ（５０７，５０９，５１１）でアドレスされた汎用レジスタの内容をライトバックステージで（５１３）前記グローバルオペランドバス上に置き、アドレス構成レジスタに転送する。 - 特許庁 - To provide a testing method for an information processor which efficiently test a function by instruction code constitution and operand dependency relation between instructions and a storage medium stored with its program.
命令コード構成および命令間のオペランド依存関係による機能の試験を効率良く行う情報処理装置の試験方法およびそのプログラムを記憶した記憶媒体を提供する。 - 特許庁 - The trace acquisition circuits include rearrangement logic parts (115 and 215) for rearranging the instruction execution analysis information and the information acquired through the operand busses, allowing accurate tracing.
上記トレース取得回路には、上記命令実行解析情報と上記オペランドバスから得られる情報とを並べ替える並べ替え論理部（１１５，２１５）を設け、的確なトレースを可能にする。 - 特許庁 - When an AND rewriting instruction code is given, the immediate value of a first operand is given to the AND circuit 30, and an output value of the AND circuit 30 is stored in the status register 12a.
論理積書換命令コードが与えられたときは、第１オペランドのイミディエート値をＡＮＤ回路３０に与え、ＡＮＤ回路３０の出力値をステータスレジスタ１２ａに格納する。 - 特許庁 - Next, the modulo of the operand is calculated to obtain a fourth result, and then a second function is executed for the second result and the third result to obtain a fifth result.
次にオペランドのモジュロが計算されて第４の結果が取得され、次に第２の結果および第３の結果に対して第２の関数が実行され、第５の結果が取得される。 - 特許庁 - When an OR rewriting instruction code is given, the immediate value of the first operand is given to the OR circuit 32 and the output value of the OR circuit 32 is stored in the status register 12a.
また、論理和書換命令コードが与えられたときは、第１オペランドのイミディエート値をＯＲ回路３２に与え、ＯＲ回路３２の出力値をステータスレジスタ１２ａに格納する。 - 特許庁 - An instruction of a microprocessor is constituted of fields such as a kind of operation (operation code), a number of the register to be an operating object and information such an address of the memory (operand) in the virtual machine.
仮想マシンでマイクロプロッセッサの命令は、演算の種類（オペコード），演算の対象となるレジスタの番号，及びメモリのアドレス等の情報（オペランド）等のフィールドで構成されている。 - 特許庁 - This method comprises creation of a first result of a function selected by executing the function selected for a certain operand, and the selected function employs a mask.
当該方法には、あるオペランドに対して選択した関数を実行することによって選択した関数の第１の結果を生成することが含まれ、選択した関数はマスクを採用する。 - 特許庁 - An operand analysis circuit detects, with reference to exponents of the operands A and B, the presence of a leading bit cancellation condition.
これは、オペランドＡ、Ｂに対する修正された仮数部を生成するために、シフト表示の決定に応じて、両方のオペランドの仮数部のいくつかの最上位ビットを廃棄するように作用する。 - 特許庁 - These hardware mechanisms associate an instruction access policy label with an instruction to be processed by a processor and associate an operand access policy label with the data to be processed by the processor.
これらのハードウェア機構は、プロセッサによって処理される命令に命令アクセス・ポリシー・ラベルを付随させ、プロセッサによって処理されるデータにオペランド・アクセス・ポリシー・ラベルを付随させる。 - 特許庁 - In an instruction list (IL) editor 2 which creates an instruction list program (IL), an input support section 21 displays a screen to be used for input of an instruction and operand in a cell form.
インストラクションリストプログラム（ＩＬ）を作成するインストラクションリスト（ＩＬ）エディタ２において、入力支援部２１は、セル形式で命令およびオペランドの入力を可能にする画面を表示する。 - 特許庁 - For instance, an NOP instruction is embedded in a commentted-out position to allow a code for some commentted-out content in reverse conversion information to be read from a value specified for an operand of the NOP instruction.
例えば、コメントアウトした場所には、ＮＯＰ命令を埋め込み、そのオペランドに指定した値より、逆変換情報の中のあるコメントアウトした内容のコードを読み出せるようにする。 - 特許庁 - The bit size of the program instruction words of the second instruction set is smaller than that of the first instruction set and the subset of a register of the first instruction set to be defined as a register operand is used.
第２命令セットのプログラム命令語のビットサイズは、第１命令セットのそれよりも小さく、レジスタオペランドとして定義される第１命令セットのレジスタのサブセットを用いる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- Python
- Copyright 2001-2004 Python Software Foundation.All rights reserved.
Copyright 2000 BeOpen.com.All rights reserved.
Copyright 1995-2000 Corporation for National Research Initiatives.All rights reserved.
Copyright 1991-1995 Stichting Mathematisch Centrum.All rights reserved.
