「Potentials」を含む例文一覧(890)
＜前へ 1 2 .... 6 7 8 9 10 11 12 13 14 .... 17 18 次へ＞- The frequency correction circuit has a first capacitor and a first transistor connected serially to the first capacitor so that electric potentials at both ends thereof can vary.
前記周波数補正回路は、第１のコンデンサと、両端の電位が変動可能に前記第１のコンデンサと直列的に接続された第１のトランジスタと、を有することを特徴とする。 - 特許庁 - To provide improvements to both the electronic circuit and mechanical designs which lead to the reduction/elimination of shock potentials, thereby improving the safety of the device for the user.
感電の可能性の低減／解消をもたらし、これによって使用者のための装置の安全性を改善する、電気回路及び機械設計両面の改善を提供すること - 特許庁 - A subordinate control module 20 outputs respectively opposite potentials to a diagnostic state report signal line 42 and a normal state report signal line 43 in response to its own operation state.
従制御モジュール２０が自らの動作状態に応じ、診断状態報告信号線４２及び通常状態報告信号線４３にそれぞれ逆の電位を出力する。 - 特許庁 - By the current limiting operation of a resistor 14, the gate potentials at the portions on the peripheral side and the central side of the cell region become equal so that the whole cell region is uniformly brought into the on-state.
抵抗１４の電流制限作用により、セル領域の外周側部分と中央側部分のゲート電位が等しくなり、セル領域の全体が均一にオン状態となる。 - 特許庁 - To provided a system and a method for supporting metier decision making which adequately evaluate potentials or desires by individual examinees and totally decides and outputs optimum metiers.
被験者個人ごとの潜在能力あるいは希望を適切に評価し、最適な職種を総合的に判定して出力する適職判定支援システム及び方法を提供する。 - 特許庁 - At a normal mode, the potential of only one of plural plate segments is pulsated and the potentials of the two plate segments are simultaneously pulsated at a test mode for accessing the memory cell MC.
ノーマルモード中はメモリセルＭＣへのアクセスにあたり、複数のプレートセグメントのうちそのつど１つだけの電位がパルス化され、テストモード中は同時に２つのプレートセグメントの電位がパルス化される。 - 特許庁 - To reduce the areas of wiring regions in the case where a plurality of identical circuits are provided side by side on a substrate and wirings for feeding a plurality of potentials to the circuits are densely provided side by side on the circuits.
基板に同一回路が複数並設され複数の電位を該回路に供給する配線が回路上に密集して並設されている場合に、配線領域の面積を低減する。 - 特許庁 - During the charging period, respective potentials of m electrodes are compared with the reference potential and difference in capacitances connected to m electrodes is determined in accordance with comparison results for m electrodes.
充電期間中、ｍ個の電極それぞれの電位と基準電位とを比較し、ｍ個の電極に対する比較結果に応じて、ｍ個の電極につながる容量の違いを判定する。 - 特許庁 - At this time, both or either the potentials of the upper electrode 55 or the lower electrode 53 is measured, or the potential difference Δ between the upper electrode 55 and lower electrode 53 is measured for monitoring.
この時、上部電極５５及び下部電極５３の両方又は一方の電位を測定し、あるいは、上部電極５５及び下部電極５３間の電位差Δを測定し、モニタリングする。 - 特許庁 - Potentials output from rectification circuit output terminals 8a-8d, 9a-9d are therefore values corresponding to high frequencies input from microwave input terminal pairs 2a-2d.
従って、それぞれの整流回路出力端子８ａ〜８ｄ，９ａ〜９ｄから出力される電位は、マイクロ波入力端子対２ａ〜２ｄから入力された高周波に対応した値となる。 - 特許庁 - Also, the pressurization potential is divided by resistance to generate plural potentials VR1-VR4, which are pressure-lowered and are supplied to corresponding MOSFET MN1-MN4 as their substrate potential.
また、昇圧電位を抵抗分割して降圧された複数の電位ＶＲ１〜ＶＲ４を発生させ、その電位を対応する各ＭＯＳＦＥＴ（ＭＮ１〜ＭＮ４）の基板電位として供給する。 - 特許庁 - The two-dimensional coordinates obtained through the coordinate detection processing are outputted only when one of both potentials detected before and after the coordinate detection processing is higher than a prescribed threshold level.
座標検出処理の前後の時点の前記検出電位ＶＰ３がどちらも予め定める閾電位以上である場合だけ、該座標検出処理で得られた２次元座標を出力する。 - 特許庁 - In this plasma addressed display device, an amount of crosstalk of a display cell unit is detected from voltages of data electrodes and potentials of virtual electrodes of adjacent three display cells by a micro crosstalk detecting circuit 202.
ミクロクロストーク検出回路２０２によって、隣接する３つの表示セルにおけるデータ電極の電圧と仮想電極の電位とから、表示セル単位のミクロクロストーク量を検出する。 - 特許庁 - When the reference signal is being supplied to the common electrode, the driver IC 51 generates an ink ejection signal repeating different potentials alternately and supplies it to the discrete electrodes 60.
また、ドライバＩＣ５１は、基準信号を共通電極に供給しているときに、異なる電位を交互に繰り返すインク吐出信号を生成すると共に、個別電極６０に供給する。 - 特許庁 - The sample molecules (hereinafter simply is called ions) ionized in an ionization chamber 1 are introduced into a drift chamber 21 by changing their potentials by applying a pulse-like voltage to a gate electrode 31.
イオン化室１にてイオン化された試料分子（以下、単にイオンと称する）を、ゲート電極３１にパルス状の電圧を印加して電位を変化させることで、ドリフト室２１内に導入する。 - 特許庁 - This polyester fiber having the excellent hygroscopicity and productivity contains both of silica-based inorganic particles and inorganic particles having surface potentials opposing to those of the silica-based particles.
シリカ系無機粒子と該粒子とは表面電位の相反する無機粒子を含有したポリエステル繊維であって吸湿性、生産性に優れたポリエステル繊維によって解決できる。 - 特許庁 - The government should take due measures and other social actors should play their respective roles and demonstrate their respective potentials; then, the social problem of innovation shortages would be solved.
政府が対策を講じるだけでなく、社会の各主体がそれぞれの役割を担い、自らの力を発揮することで、イノベーションの不足という社会問題ははじめて解決される。 - 経済産業省 - A significant transmission line is kept by using a property where the active potentials propagate on a transmission line in directions opposite to each other and run together to be extinguished, for example.
例えば、伝達経路上で、互いに逆方向から活動電位が伝播し、合流するとその活動電位が対消滅する性質を利用し、有意義な伝達経路を残すようにする。 - 特許庁 - These bit line capacity variable devices 12a-12d varies bit line capacity in accordance with bit line potentials V0 and V1 at the time of data read-out operation of a ferroelectric memory.
これらビット線容量可変装置１２ａ〜１２ｄは、強誘電体メモリのデータ読み出し動作時におけるビット線電位Ｖ０およびＶ１に応じてビット線容量を変化させる。 - 特許庁 - To reduce the difference between potentials in a circumferential part of the common electrode and in the center part, without impairing the predominance of an upper-surface luminescence type with respect to an undersurface luminescence type.
上面発光型の下面発光型に対する優位性を損なうことなく、共通電極の周縁部における電位と中央部における電位との差を小さくすること。 - 特許庁 - The Schroedinger equation is solved with a potential V(r) that is the superposition of all atomic potentials and therefore has the same periodicity as the lattice. This means that V(r) can be expanded as a Fourier sum.
シュレディンガーの式は、すべての原子ポテンシャルの重なりであり、それゆえ格子と同じ周期をもつポテンシャルV(r)で解かれる。このことは、V(r)がフーリエ和として展開できることを意味する。 - 科学技術論文動詞集 - Organisation Environmental Footprint results shall subsequently be evaluated to assess supply chain hotspots/weak points on input/output, process, and supply chain stage bases and to ass ess improvement potentials.
そのうえで組織の環境フットプリント結果を評価し、インプット・アウトプット、プロセス、サプライチェーン段階での基点について、サプライチェーンのホットスポットや弱点、また改善の可能性を査定する。 - 経済産業省 - When the blowing circuit supplies a current to the unit containing the non-blown component instead of the fuse, the operation of the blowing circuit is checked based on respective potentials detected by the detection circuit before current supply and during current supply, or respective potentials detected by the detection circuit before current supply and after current supply.
ヒューズに代えて非溶断のコンポーネントを実装したユニットに対して溶断回路が電流を供給した場合に、電流供給前および電流供給中において検出回路が検出するそれぞれの電位、あるいは、電流供給前および電流供給後において検出回路が検出するそれぞれの電位、に基づいて溶断回路の動作確認を行なう。 - 特許庁 - The nonvolatile semiconductor memory device 101 is configured to include a bit voltage adjustment circuit 25 per respective bit line for fixing potentials of a selection bit line and a non-selection bit line to a prescribed potential to perform the memory operation, and data voltage adjustment circuits 27, 28 per respective data line for fixing potentials of the selection data line and the non-selection data line to a prescribed potential to perform the memory operation.
不揮発性半導体記憶装置１０１は、ビット線の夫々につき、選択ビット線と非選択ビット線の電位をメモリ動作を行うための規定の電位に固定するビット電圧調整回路２５、及び、データ線の夫々につき、選択データ線と非選択データ線の電位をメモリ動作を行うための規定の電位に固定するデータ電圧調整回路２７、２８を設けてなる。 - 特許庁 - Provided is the power converter in which a power consumption means or power regenerating means is connected to only between potentials equivalent to an intermediate potential of a DC voltage, and in which an interlock is formed on a switching of the multi-level inverter so that regenerative power from the electric motor is charged only to a capacitor connected between the potentials to which the power consumption means or power regenerating means is connected in decelerating the electric motor.
直流電圧の中間電位にあたる電位間のみに電力消費手段または電力回生手段を接続し，電動機を減速させる場合，電力消費手段または電力回生手段が接続された電位間に接続されたコンデンサのみに，電動機からの回生電力が充電されるようにマルチレベルインバータのスイッチングにインターロックを設ける。 - 特許庁 - Potentials of the 1st silicon layer 1a and 1st silicon layer 2b can, therefore, be set to arbitrary values irrelevantly to potentials of the signal processing circuit and movable part MV, and are held at a ground potential to enable use as a shield layer preventing the movable part MV and signal processing circuit part from malfunctioning owing to external noise etc.
従って、信号処理回路及び可動部ＭＶの電位に関らず、第１のシリコン層１ａ及び第１のシリコン層２ａの電位を任意の値に設定することができるようになり、これら第１のシリコン層１ａ及び第１のシリコン層２ａの電位をグランド電位にすることで、外部ノイズ等による可動部ＭＶや信号処理回路部の誤動作を防ぐシールド層として利用することができる。 - 特許庁 - When signal electrodes SP1 and SP2 are brought into contact with the living body 10, an electric signal SG1 having the magnitude corresponding to the potential difference between the potentials ϕ1 and ϕ2 of the living body 10 is supplied to an optical modulator 11.
生体１０に信号電極ＳＰ１，ＳＰ２を接触させると、生体１０の電位φ１，φ２の電位差に応じた大きさの電気信号ＳＧ１が光変調器１１に供給される。 - 特許庁 - Reset transistors RT1 to RT4 short-circuit between one terminals and the other terminal of the capacitors C1 to C4, and apply the first reference potentials V1 to these terminals, in response to a reset pulse RST.
リセットトランジスタＲＴ１〜ＲＴ４はリセットパルスＲＳＴに応じて、キャパシタＣ１〜Ｃ４の一方の端子と他方の端子を短絡すると共に、それらの端子に第１の基準電位Ｖ１を印加する。 - 特許庁 - The other terminal of the electric charge holding unit 14 is connected to a potential supply terminal that supplies predetermined potentials during at least a period of time for reading out electric charges accumulated in the electric charge holding unit.
電荷保持部１４の他方の端子は、少なくとも前記電荷保持部に蓄積された電荷を読み出す期間において所定電位を供給する電位供給端子に接続されている。 - 特許庁 - The device is provided with a plurality of input terminals 11 for introducing potentials at either end of each relay contact of the panel, and a plurality of relays 12 each connected to the input terminals 11.
制御盤の各リレー接点の両端の電位を導入するための複数個の入力端子１１と、入力端子１１に夫々接続された複数個のリレー１２とが設けられている。 - 特許庁 - Furthermore, in a plurality of pads of the semiconductor integrated circuit, a plurality of wiring metals formed entirely on at least the lower surface of the pad metal in the pad opening are set to potentials identical to each other.
さらに、上記半導体集積回路の複数のパッドにおいて、バッド開口部分のパッドメタルの少なくとも下全面に形成された複数の配線メタルは互いに同一の電位に設定される。 - 特許庁 - Capacitance elements C1-C4 are arranged on a semiconductor substrate, and a series circuit of the capacitance elements C1, C2 and a series circuit of the capacitance elements C3, C4 are connected in parallel between electric potentials V1, V2.
半導体基板上に容量素子Ｃ１〜Ｃ４が配置され、容量素子Ｃ１，Ｃ２の直列回路と容量素子Ｃ３，Ｃ４の直列回路とが電位Ｖ１，Ｖ２間に並列に接続されている。 - 特許庁 - A potential detecting section 51 generates a reference potential lower than a power source potential of 3.3 V by 1.5 V, and detects the interruption of a power source by comparing potentials of power source wiring of 1.5 V group with the reference potential.
電位検知部５１は、３．３Ｖの電源電位から１．５Ｖより低い参照電位Ｖｒｅｆを発生し、１．５Ｖ系の電源配線の電位と比較することにより電源断を検出する。 - 特許庁 - As a connecting part 20 electrically connecting a plurality of short circuit lines 18 is formed, potentials of the plurality of short circuit lines 18 connected by the connecting part 20 are made equal.
複数の短絡配線部１８を電気的に接続する接続部２０を形成するので、当該接続部２０により接続された複数の短絡配線部１８の電位を等しくすることができる。 - 特許庁 - In any case, the source potentials of the p-type MOS transistor 22a and the p-type MOS transistor 22b are fixed, and any parasitic capacity in parallel with a constant current circuit 21 is not charged or discharged.
いずれの場合においても、ｐ型ＭＯＳトランジスタ２２ａとｐ型ＭＯＳトランジスタ２２ｂのソース電位は一定となり、定電流回路２１と並列する寄生容量が充放電されない。 - 特許庁 - Potentials of networks are determined on the basis of a result of the equipotential tracing, a wiring interval is determined on the basis of potential differences between the networks, and wiring layout data is prepared on the basis of the determined wiring interval.
等電位追跡結果により各ネットの電位が特定された後、各ネット間の電位差に基づいて配線間隔が決定され、その配線間隔に基づいて配線レイアウトデータが作成される。 - 特許庁 - To reduce fluctuation of a common potential in a counter electrode, in an electrooptical device, while adopting a driving method in which the potential of the counter electrode is fixed and the potentials of a plurality of pixel electrodes are varied.
電気光学装置において、対向電極の電位を固定し且つ複数の画素電極の電位を変化させる駆動方式を採用しつつ、対向電極における共通電位の変動を低減する。 - 特許庁 - A comparison circuit 16 compares one of the potentials of the nodes N1 to N7 inputted via a selector 15 with the potential outputted from the temperature-dependent potential-generating section 14 to output the comparison result.
比較回路１６は、セレクタ１５を介して入力されるノードＮ１〜Ｎ７の何れかの電位と、温度依存電位発生部１４が出力する電位とを比較し、比較結果を出力する。 - 特許庁 - At least one switch is operably coupled to at least one of the tubular members and activates movement of one tubular member and supplies respective electrical potentials to the tubular members.
少なくとも１つのスイッチが、上記チューブ状部材のうちの少なくとも１つに動作可能に結合され、１つのチューブ状部材の動きを作動し、それぞれの電位を該チューブ状部材に供給する。 - 特許庁 - A high-current electron beam 19 is radiated only at one time or several times of short time duration onto the wafer 9 to be inspected to form an electron beam image before the electric potentials of the circuit pattern materials change.
被検査基板９に対して、高速に大電流の電子線１９を１回あるいは数回のみ照射して回路パターンの部材の電位が変動する前に電子線画像を形成する。 - 特許庁 - To uniformize the potentials of a toner sticking area and a toner non sticking area of a photoreceptor when electrifying the photoreceptor again in an image-on-image-process of a color electrophotographic printing device of a once-pass method.
１回パス方式のカラー電子写真印刷装置のイメージオンイメージ・プロセスにおいて、感光体を再帯電させるとき、感光体のトナー付着区域とトナー非付着区域の電位を一様にすることである。 - 特許庁 - The data retention time can be prolonged by reducing leak current at the memory cell MC by properly setting the first and second potentials VBLP and VBLR, so that an average consumption current for the data retention can be reduced.
第１の電位ＶＢＬＰ及び第２の電位ＶＢＬＲを適切に設定することにより、メモリセルＭＣのリーク電流を抑え、情報保持時間を長くして消費電流を低減可能となる。 - 特許庁 - An image sensing device has: image sensing elements such as CCDs; and a timing generator outputting electronic-shutter (an SUB) pulses changing the potentials of overflow drains (an OFD) in the image sensing elements.
撮像装置は、例えばＣＣＤなどの撮像素子と、撮像素子におけるオーバーフロードレイン(ＯＦＤ)のポテンシャルを変更させる電子シャッター(ＳＵＢ)パルスを出力するタイミングジェネレータとを備えている。 - 特許庁 - More specifically, the memory transistor has floating gate electrodes formed on a plurality of channel forming regions through a first gate insulation film, and can apply potentials independently to a plurality of the pining regions respectively.
具体的には、複数のチャネル形成領域の上に、それぞれ第１のゲート絶縁膜を介して、フローティングゲート電極を設け、さらに、複数のピニング領域に独立に電位を印加できる構造とする。 - 特許庁 - During inspection, by activation of the second or third activation signal before a reading operation, one bit line and the other bit line of of the bit line pair are precharged to different precharge potentials.
検査時において、読出し動作前に第２または第３の活性化信号の活性化によって、ビット線対の一方のビット線と他方のビット線とを互いに異なるプリチャージ電位までプリチャージする。 - 特許庁 - The exposing parts of the metallic surfaces and the soldered surfaces of the part 37a, and the terminal 28a whose potentials become the same potential as the high voltage of about 300 V condensed in the capacitor 28 are covered by insulating agent.
メインコンデンサ２８に蓄電された約３００Ｖという高電圧と同じ電位となるマイナス端子２８ａ及び先端部３７ａの金属面及びハンダ付け面について、露出部を絶縁剤で覆う。 - 特許庁 - To provide a semiconductor memory device and a semiconductor device capable of reducing a variation in potentials written for each memory cell, and to provide their manufacturing methods.
メモリセルごとに書き込まれる電位のばらつきを抑えることが可能な半導体記憶装置、半導体装置、半導体記憶装置の製造方法および半導体装置の製造方法を提供する。 - 特許庁 - To provide a voltage booster circuit to efficiently drive two or more nodes requiring different current supply capability at different potentials by using only one booster circuit, and to provide a semiconductor memory equipped therewith.
異なる電位で異なる電流供給能力が必要とされる複数のノードを一つの昇圧回路で効率良く駆動するための昇圧回路と、これを備えた半導体記憶装置とを提供する。 - 特許庁 - The sacrifice layer 120 is constituted out of metals or alloys containing the metals whose corrosion potentials are lower than the one of the material constituting the anti-ferromagnetic layer 130, and the thickness of the sacrifice layer 120 falls within the scope of 0.1 nm to 1.0 nm.
犠牲層１２０は、反強磁性層１３０を構成する材料よりも、腐食電位の低い金属又はそれらを含む合金で構成され、厚さが０．１ｎｍ〜１.０ｎｍの範囲にある。 - 特許庁 - In reflux, the potentials of the control electrode and the SBD electrode are controlled not to flow the current into a parasitic diode of the MOSFET and to make the current flow into the SBD to improve the recovery characteristic.
還流時には、ＭＯＳＦＥＴの寄生ダイオードに電流が流れないように制御電極とＳＢＤ電極の電位を制御して、ＳＢＤに電流が流れるようにし、リカバリ特性を向上させる。 - 特許庁
