「Potentials」を含む例文一覧(890)
＜前へ 1 2 .... 8 9 10 11 12 13 14 15 16 17 18 次へ＞- In an active period, the source bias control circuits 171 control source wires which are not connected with memory cells to be read among source wires selected by a low pre-decoder 150 among the respective source wires to be in a state where the source bias potentials are supplied.
アクティブ期間に、各ソース線のうちロウプリデコーダ１５０で選択されたソース線のうち読み出し対象のメモリセルとは非接続のソース線が、ソースバイアス制御回路１７１によって、前記ソースバイアス電位が供給された状態に制御される。 - 特許庁 - To suppress a variation in the amount of handling potentials of each photoelectric conversion device and a variation of sensitivity in substrate plane, and prevent color mixture, furthermore, suppress a reduction of numerical aperture of the photoelectric device, and sensitivity deterioration or the like, in rear-surface irradiation type solid state imaging devices.
裏面照射型の固体撮像素子において、各光電変換部の取り扱い電荷量のバラツキ、感度の基板面内でバラツキの抑制及び混色防止、さらに光電変換部の開口率の低下、感度低下等を抑制を図る。 - 特許庁 - In that case, an edge of the constant-potential transparent electrode 8, covering the gap between the nontransparent electrodes with mutually different potentials, is arranged on the nontransparent electrode, and the constant-potential transparent electrode 8 and the nontransparent electrode are made to overlap with each other by 1 μm or more (preferably by 2 μm or more).
その際、異電位の不透明電極間を覆う定電位透明電極８のエッジを、不透明電極上に配置し、定電位透明電極８と不透明電極とを１μｍ以上（好ましくは２μｍ以上）オーバーラップさせる。 - 特許庁 - Second and third wiring layers 40 and 42 set to the ground potentials are provided which face each other through the bit lines of the first paired bit line BM/BM and the inter-layer insulating film 32, being the same layer as the second paired bit line BS/BS.
第２のビット線対ＢＳ，／ＢＳと同層で、第１のビット線対ＢＭ，／ＢＭの各々のビット線と層間絶縁膜３２を介してそれぞれ対向し、互いにグランド電位に設定される第２，第３の配線層４０，４２を有する。 - 特許庁 - During the non-operational term of the LSI 100, the switching circuits Sw1, Sw2 are so turned-off as to cut the routed paths of power-supply and grounding potentials VDD, VSS to the respective MOS capacitors and as to suppress the current consumptions caused by the leakages of their gates.
ＬＳＩ１００の非動作期間においては、スイッチ回路ＳＷ１，ＳＷ２がオフされ、ＭＯＳ容量に対する電源電位ＶＤＤと接地電位ＶＳＳとのパスが切断されてゲートリークによる電流消費が抑えられる。 - 特許庁 - Emitter currents are determined at relatively low potentials by a transistor 65; and when the difference of values of currents flowing to transistors 63 and 64 are generated, a current, corresponding to the portion of the change is supplied to the inversion input terminal of an operational amplifier 30.
そして、トランジスタ６５によって、エミッタ電位は比較的低い電位に確定され、トランジスタ６３，６４を流れる電流の値の差異が生じた際にその変化分に対応する電流がオペアンプ３０の逆相入力端子に供給される。 - 特許庁 - To provide a ferroelectric memory that has a function to supply an optimal word line voltage even if cell transistor resistances are not equal by adjusting the word line potentials depending on characteristics of cell transistors to make their resistances equal.
セルトランジスタの抵抗値が不均一であっても、セルトランジスタの特性に応じてセルトランジスタの抵抗値が一定になるようにワード線電位を調整して、最適なワード線電圧を供給する機能を有する強誘電体メモリを提供する。 - 特許庁 - Also by the controller 12, the reference voltage to be applied to a counter electrode 42 of the liquid crystal panel 4 is periodically changed over to potentials V_0 and V_1 which have amplitude ranges same as that of the PWM signal outputted from the PWM signal generating section 11.
また、コントローラ１２は、液晶パネル４の対向電極４２に印加する基準電圧を周期的に、ＰＷＭ信号発生部１１から出力されるＰＷＭ信号と同一の振幅レンジである電位Ｖ_０と電位Ｖ_１とに切り換える。 - 特許庁 - The bias generation circuit 31 generates the bias potential pg1 to reflect one or both of a fluctuation in a potential difference between the first and second driving potentials and a fluctuation in the threshold voltage of the FET constituting the cross feedback circuit of each memory cell.
バイアス生成回路３１は、第１及び第２の駆動電位間の電位差の変動及び各メモリセルの交差帰還回路を形成するＦＥＴの閾値電圧の変動の一方または双方を反映するようにバイアス電位ｐｇ１を生成する。 - 特許庁 - Although the silicon single crystal fine particles 14-17 do not directly contact each other, electric potentials applied to the metal electrodes 20-27 allow exchange of atomic nucleus spin among a plurality of phosphorus atoms 31-34 with an electron as a medium.
こうして、各シリコン単結晶微粒子１４〜１７は直接接触していなくとも、金属電極２０〜２７に与える電位によって複数のリン原子３１〜３４間での電子を媒体とした原子核スピンの交換を行うことができる。 - 特許庁 - Also the display device is provided with a counter scanning circuit 4 which applies either of counter electric potentials COMMH and COMML reversing polarities by sequentially scanning the row counter electrodes Xcom in accordance with sequential selection of a pixel row with a vertically scanning circuit 2.
又、垂直走査回路２による画素行の順次選択に合わせて行対向電極Ｘｃｏｍを順次走査して極性が反転する対向電位ＣＯＭＭＨ／ＣＯＭＭＬのいずれか一方を印加する対向走査回路４を備えている。 - 特許庁 - It is good that the second draft suggests benefits for companies to estimate Scope 3 emissions, by giving examples such as: “to understand opportunity/risk associated with GHG emissions from entire value-chain,”“to recognize potentials to reduce GHG emissions,” etc.
スコープ3排出量の算定の目的として、「バリューチェーンにおけるGHG排出量に係る機会とリスクの理解」「GHG排出量の削減機会の認識」などが示され、企業にとっての便益が具体的に提示されたことはよいことだと思う。 - 経済産業省 - Currently, over 100 projects are being undertaken by each of the APP sectors. Going forward, the governments and private-sector entities will continue to work together in promoting a variety of sectoral activities such as the evaluation of reduction potentials, identification of best practices, fostering of human resources, technological development, and experimental demonstrations.
APPの各セクターにおいては、100件超のプロジェクトが実施されており、引き続きセクター別に削減ポテンシャル等の評価、ベストプラクティスの特定、人材育成、技術開発、実証等の活動を官民連携により進めていく予定である。 - 経済産業省 - To provide a semiconductor device equipped with a MIM capacitor, in which a via hole is not essential and which can achieve large capacitor capacitance though in a small chip size and has a high degree of freedom in setting potentials of an inner electrode and an outer electrode of the MIM capacitor.
ＭＩＭキャパシタを備え、バイアホールを必須とせず、小さなチップサイズにおいても大きなキャパシタ容量を実現することができ、ＭＩＭキャパシタの内部電極と外部電極の電位の設定自由度が高い半導体装置を提供する。 - 特許庁 - In the semiconductor integrated circuit having a circuit beneath a pad metal, wiring metals having potentials identical to each other are formed entirely on at least the lower surface of the pad metal in the pad opening, and the potential of the wiring metals is set to a level different from the potential of the pad metal.
パッドメタルの下に回路を有する半導体集積回路において、パッド開口部分のパッドメタルの少なくとも下全面に、互いに同一の電位を有する配線メタルを形成し、当該配線メタルの電位を上記パッドメタルと異なる電位に設定した。 - 特許庁 - Therefore, even if the potentials at nodes W3 and W4 exceed the voltage of the low-voltage supply VDD, a reverse current flow from the nodes W3 and W4 via parasitic diodes within the inverters INV1, INV2 into the low-voltage supply VDD is prevented.
従って、ノードＷ３、Ｗ４の電位が低電圧源ＶＤＤの電圧を越える電位となっても、これ等ノードＷ３、Ｗ４からインバータＩＮＶ１、ＩＮＶ２の寄生ダイオードを介して低電圧源ＶＤＤに電流が逆に流れ込むことが防止される。 - 特許庁 - A switch circuit is provided in which the potential of an output terminal is buffered by an amplification factor of 1, and only when the input/output terminals are brought into a non-conducting state, the potentials of the second NMOS transistor and the second PMOS transistor may be the same as the buffered potential.
出力端子の電位を増幅率１でバッファし、入力／出力端子間が非導通状態となった場合のみ第２のＮＭＯＳトランジスタと第２のＰＭＯＳトランジスタのソース電位がそのバッファした電位と等しくなるようなスイッチ回路を設ける。 - 特許庁 - The wiring board 10 comprises a first conductor 20 and a second conductor 30 whose electrical potentials are equal to each other, a dielectric layer 40 provided between the first conductor 20 and the second conductor 30, and a third conductor 50 embedded in the dielectric layer 40.
配線基板１０は、電位が等しい第１の導体２０および第２の導体３０と、第１の導体２０と第２の導体３０との間に設けられた誘電体層４０と、誘電体層４０に埋設された第３の導体５０とを備える。 - 特許庁 - To provide a device and method for evaluating battery characteristics wherein potentials of a positive electrode material and a negative electrode material can be measured with superior precision without losing its original battery shape in a sealed type battery such as a sealed type alkaline manganese battery.
密閉型アルカリマンガン電池の様な、密閉型電池において、その本来の電池形状を大きく崩すことなく、正極材および負極材の電位を精度良く測定できる、電池特性評価装置、および電池特性評価方法を提供する。 - 特許庁 - PMOS transistors P1-P7 as reference potential side switches are used for switching a path between a reference potential terminal Vref and a reference potential side resistor R1 such that all potentials to be applied to PMOS transistors P1-P7 are the reference potential and common.
基準電位側スイッチたるＰＭＯＳトランジスタＰ１〜Ｐ７は，基準電位端子Ｖｒｅｆと基準電位側抵抗Ｒ１との間の経路を切り替えるために用いられるため，ＰＭＯＳトランジスタＰ１〜Ｐ７に印加される電位は，すべて基準電位で共通である。 - 特許庁 - Similarly, when it is compared with the case that a terminal is provided in a pad 81A and the electric potential is impressed to it from the outside, effects of the switching to the electric potentials at the COM ends of the switching control circuit 20 are reduced by an amount equivalent to the amount of a surge voltage generated in a wire 62.
同様に、パッド８１Ａにおいて端子を設けてこれに外部から電位を印加する場合と比較すると、スイッチング制御回路２０のＣＯＭ端における電位は、ワイヤ６２に発生するサージ電圧の分だけスイッチングの影響が低減される。 - 特許庁 - To provide a high frequency electric component with a plurality of terminals located on a bottom side of a lamination board wherein the strength of joining between the high frequency electric component and a mount board is enhanced and the uniformity of potentials at a conductor part to reach a ground potential is improved.
積層基板の底面に配置された複数の端子を有する高周波電子部品において、高周波電子部品と実装用基板との接合の強度を向上させると共に、グランド電位となるべき導体部分の電位の均一性を向上させる。 - 特許庁 - To provide a liquid crystal display device which is capable of driving pixels in such a manner to reduce the number of pixels having the same polarity and appearing consecutively while reducing power consumption and doesn't require the change of the order of output of potentials corresponding to image data from the order of input of image data.
消費電力を低減しつつ、同極性の画素の連続数が少なくなるように駆動可能であり、画像データに応じた電位の出力順序を画像データの入力順から変更する必要がない液晶表示装置を提供する。 - 特許庁 - To provide a method, by which a carboxylic acid represented by a chemical formula 1 (see the formula) useful as an intermediate for the acid components of esters generally called the so-called synthetic pyrethroids having excellent insecticidal potentials can efficiently or simply be obtained.
優れた殺虫効力を有するいわゆる合成ピレスロイドと総称されるエステルの酸成分の中間体として有用な一般式 化１（下記参照）で示されるカルボン酸を効率的又は簡便に取得することが可能となる方法を提供すること。 - 特許庁 - Even if unevenness occurs among the video signal potentials supplied from the video buses of the same polarity, the fluctuation caused by the unevenness discretely appears on signal lines scattered in the direction of line, therefore, it becomes hard to visually recognize the fluctuation as display unevenness occurring along the direction of line.
同一極性のビデオバスから供給される映像信号の電位にバラツキが生じても、そのバラツキによる変動は行方向の離れた信号線に飛び飛びに現れるため、行方向に沿って生じる表示ムラとして視認されにくくなる。 - 特許庁 - In a memory cell array 1 in which a plurality of memory cells MC are arranged in an array, a specific characteristic of the memory cells MC is controlled, and potentials of word lines wl_0 to wl_m are adjusted on the basis of a distribution of characteristics when the specific characteristic of the memory cells MC is controlled.
複数のメモリセルＭＣがアレイ状に配列されたメモリセルアレイ１において、メモリセルＭＣの特定の特性を制御し、メモリセルＭＣの特定の特性が制御された時の特性の分布に基づいて、ワード線ｗｌ＿０〜ｗｌ＿ｍの電位を調整する。 - 特許庁 - Furthermore, a photo-coupler PC2 is installed in parallel with the bridge circuit, and even when one or both of the gas detection element C and the compensation element D is or are simultaneously disconnected, the disconnected places are specified from potentials V1 and V2 of each smoothing circuit and a sensor output Vs.
さらに、ブリッジ回路と並列にフォトカプラＰＣ２を備えており、ガス検知素子Ｃと補償素子Ｄのいずれか一方または双方が同時断線した時においても、各平滑回路の電位Ｖ１、Ｖ２とセンサ出力Ｖsとから、その断線個所を特定している。 - 特許庁 - The alternative route connected to the whole of the piezoelectric elements 111 via an analog switch 114b and diodes 112-1 to 112-n is excited when the waveform signal COM is not larger than a reference voltage, and supplements potentials of discharging piezoelectric elements.
アナログスイッチ１１４ｂ及びダイオード１１２の１〜１１２のｎを介して全圧電素子１１１に接続されている、この迂回経路は、波形信号ＣＯＭが基準電圧以下であるときに導通され、放電を起こしている圧電素子の電位を補充させる。 - 特許庁 - Pixel electrodes (not shown) are formed on a silicon substrate 1a, counter electrodes (not shown) are formed on a glass substrate 1b, and both substrates are stuck to each other through a sealing member 2 in a shifted position so as to supply potentials to the electrodes.
前記シリコン基板１ａには画素電極（不図示）が形成され、前記ガラス基板１ｂには対向電極（不図示）が形成されており、それぞれの基板は、それぞれの電極に電位を供給するために、ずれた位置関係で、シール部材２を介して貼り合わされている。 - 特許庁 - A reset circuit Qrst is provided to equalize pixel potentials of liquid crystal display pixels PX, which have been driven with opposite polarities before taking-in of display signals for still picture, by distributing stored electric charge between these liquid crystal display pixels PX.
さらに、リセット回路Ｑｒｓｔが静止画用表示信号の取り込み前に逆極性で駆動された液晶表示画素ＰＸ間で蓄積電荷を分配することによりこれら液晶表示画素ＰＸの画素電位をイコライズするために設けられる。 - 特許庁 - Recognising the untapped potentials in investment and trade between two regions, Ministers explored ways to strengthen trans-Eurasian ties and decided to further facilitate such inter-regional links by improving related financial environment.
大臣達は、両地域間の投資・貿易における手つかずの潜在性を認識し、ユーラシア大陸を貫く結びつきを強化する方策を探求し、関連する金融面の環境を改善することにより、そのような地域間のリンクをさらに促進することを決意。 - 財務省 - By doing in this way, the electrooptical device can correct the potentials applied to the pixel electrodes of respective sub-pixels with the respectively appropriate amounts of correction and, on the other hand, can reduce the influence of the cross talk due to the displaying of the other image with respect to the one image.
このようにすることで、電気光学装置は、各サブ画素の画素電極に印加される電位を夫々に適切な補正量で補正することができ、一方の画像に対する他方の画像を表示することによるクロストークの影響を低減することができる。 - 特許庁 - Therefore, the magnitude of the degradation signal when the ECU 3 receives the degradation signal can be matched to that of the basic signal produced by a sensor simulator 1, even if the reference potentials of the sensor simulator 1 and the ECU 3 are different from each other.
これにより、センサシミュレータ１の基準電位とＥＣＵ３の基準電位とが互いに異なる場合でも、ＥＣＵ３が劣化信号を受け取った際の劣化信号の大きさを、センサシミュレータ１で生成した基礎信号の大きさと一致させることができる。 - 特許庁 - The evaluation part 28 obtains potential differences between voltages applied to the respective boundary cells 31 of the circuits 2 and 3 based on the obtained electrical potentials in the plurality of electric current routes and each of the searched boundary cells 31 of the circuits, and evaluates ESD resistance.
評価部２８は、求められた複数の電流経路内における電位と、探索された回路の各々の境界セル３１とに基づいて、回路２、３の各々の境界セル３１に印加される電圧の電位差を求めてＥＳＤ耐量を評価する。 - 特許庁 - Also, potentials in a mutual connection part of the two transistors are set so as to be equal to an potential of a negative input terminal of a amplifier 10 to make voltage applied to the transistor TN1A zero in one part of a period in which a leak current is caused.
又、リーク電流が生じる一部期間は、トランジスタＴＮ１Ａに印加される電圧がゼロになるようにするため、増幅器１０のマイナス入力端子の電位と等しくなるように、２つのトランジスタの相互接続部分における電位を設定する。 - 特許庁 - A capacitance means 105 holds electric charges equal to the threshold value of a TFT 104, and when a signal is inputted, the gate electrode of a TFT 101 is applied with a sum of the potentials of the input signal and the threshold value held by the capacitance means 105.
容量手段１０５において、ＴＦＴ１０４のしきい値に等しい電荷を保持し、信号の入力があったとき、ＴＦＴ１０１のゲート電極には、入力信号の電位に容量手段１０５に保持されているしきい値を加えた電位が与えられる。 - 特許庁 - By turning off the transistors P2 and P5 together with the inversion of an input signal, the influence of potentials supplied from the transistors P1 and P4 connected to a power supply voltage VDD is eliminated to easily increase/decrease the potential of nodes A and B.
入力信号の反転とともにトランジスタＰ２、Ｐ５をオフすることにより、電源電圧ＶＤＤに接続するトランジスタＰ１、Ｐ４から供給される電位の影響をなくして、ノードＡ、ノードＢの電位が上昇又は下降しやすくなるようにした。 - 特許庁 - A first switch part 41 is provided at a distal end of a route selector 40, a second switch part 42 is provided between the first switch part 41 and a common potential point, and the same voltage as a signal is selectively applied so as to equalize potentials at both switch terminals inside the switch part.
経路選択部４０の先端に第１のスイッチ部４１を、第１のスイッチ部４１と共通電位点の間に第２のスイッチ部４２を設け、スイッチ部内のスイッチ両端の電位が等しくなるように、選択的に信号と同じ電圧を印加する。 - 特許庁 - The data processing circuit 110 sets the amplification rate of a carrier signal by changing the power supply potentials of the power supply circuits 251 and 252 according to the communication speed with the answering unit, and sets the degree of modulation by switching the load resistance elements 222 and 224.
データ処理回路１１０は、応答器との通信速度に従って電源回路２５１および２５２の電源電位を変更して搬送波信号の増幅率を設定するとともに、負荷抵抗素子２２２および２２４を切り替えて変調度を設定する。 - 特許庁 - A width of the power supply line for supplying a power source potential corresponding to a potential which major switch control signal supply circuits output at this timing, out of the two kinds of power source potentials is thicker than that of the power supply line for supplying the other power source potential.
前記２種類の電源電位のうち、前記タイミングでより多くの前記スイッチ制御信号供給回路が出力する電位に対応する電源電位を供給する電源線の幅が、他方の電源電位を供給する電源線の幅より太い。 - 特許庁 - Outputs of Out-1, 2 can be made into three ways of 5.8 GHz band, 4.8 GHz band, and shielding by applying three ways of potentials of ground potential, positive potential to which no current is made to flow and positive potential to which a current is made to flow to the V_CTL1 and V_CTL2.
Ｖ_ＣＴＬ１及びＶ_ＣＴＬ２に、接地電位、電流の流れない正電位、電流の流れる正電位の３通りの電位を印加することで、Ｏｕｔ−１、２の出力を５．８ＧＨｚ帯域、４．８ＧＨｚ帯域、遮断の３通りとできる。 - 特許庁 - By controlling potentials of the p-type diffusion layer 31 and the n-type diffusion layer 32 via wirings 33 and 34, a decline of the amount of saturated electric charge in the photoelectric conversion region 1 can be suppressed and electric charges generated excessively can be discharged.
配線３３及び３４を介してｐ型拡散層３１及びｎ型拡散層３２の電位を制御することによって、光電変換領域１の飽和電荷量の低下を抑制したり、過剰に発生した電荷を排出したりすることが可能となる。 - 特許庁 - Assuming that the potential of a surface electrode (row selection electrode) is VXH when it is selected, but VXL when it is not selected, and the potential of a lower electrode (column selection electrode) is VYH when it is not selected, but VYL when it is selected, the potentials VXH, VXL, VYH, and VYL are set so that VXH>VXL and VYH>VYL.
表面電極に関して選択時の電位をＶ_XH、非選択時の電位をＶ_XLとし、下部電極に関して非選択時の電位をＶ_YH、選択時の電位をＶ_YLとするとき、Ｖ_XH＞Ｖ_XL，Ｖ_YH＞Ｖ_YLとなるように、各電位Ｖ_XH，Ｖ___XL，Ｖ_YH，Ｖ_YLを設定してある。 - 特許庁 - Non-polarizing electrodes 44 each having a sheet type electroconductive polymeric gel body jointed with an electrode element are arranged so that the gel bodies are stuck on a ground 46, and the non-polarizing electrodes detect potentials to analyze the ground structure.
電極エレメントにシート状の導電性高分子ゲル体を接合した無分極電極４０を、複数個、前記導電性高分子ゲル体が地盤４２に粘着するように配置し、該無分極電極によって電位を検出することにより地盤構造を解析する。 - 特許庁 - A gradation voltage generation circuit includes a reference gradation voltage generation circuit for generating a plurality of reference gradation voltages of different potentials, and a resistance part 106 for generating an interpolation gradation voltage to interpolate a potential between the reference gradation voltages.
本発明にかかる階調電圧生成回路は、電位の異なる複数の基準階調電圧を生成する基準階調電圧生成回路と、各基準階調電圧間の電位を補間する補間階調電圧を生成する抵抗部１０６と、を備える。 - 特許庁 - The control means apply third and fourth potentials by which the polarity of the electric field generated in the liquid crystal layer is made constant and difference is changed in an in-plane direction of the liquid crystal layer to the first and the second electrodes in such a state that the light source is turned off.
制御手段は、光源が消灯された状態において、液晶層に生じる電界の符号を一定とし、かつ液晶層の面内方向において差が変化する第３及び第４の電位を第１及び第２の電極にそれぞれ与える。 - 特許庁 - When the pixel is read out, common electrode voltages of different potentials are alternated and applied according to whether a hold voltage applied to the pixel electrode is the data in the normal state or the data in the inverted state and whether the first holding voltage or the second holding voltage is applied.
画素の読み出し時には、画素電極に印加される保持電圧が正常状態のデータか反転状態のデータであるか、及び第１の保持電圧であるか第２の保持電圧であるかに応じて異なる電位の共通電極電圧を切り替えて印加する。 - 特許庁 - The gate potential generating circuit 4 generates a plurality of mutually different gate potentials so that the resistance values of MOS and the resistances of the plurality of MOS transistors 12 are mutually equal, and supplies the plurality of generated gate voltages to a plurality of gates of the plurality of MOS transistors.
ゲート電位発生回路４は、複数のMOSトランジスタ１２のMOS抵抗の抵抗値が互いに同じになるように、互いに異なる複数のゲート電位を発生し、その発生した複数のゲート電圧を、複数のMOSトランジスタの複数のゲートにそれぞれ供給する。 - 特許庁 - This hydrogen gas sensor 10 has the first electrode 12 and the second electrode 14, and an electrolyte 16 contacting the electrodes, and the first electrode and the second electrode comprise materials different each other in chemical potentials to hydrogen gas.
この水素ガスセンサー１０は、第１の電極１２及び第２の電極１４と、これらの電極と接触する電解質１６とを有しており、第１の電極及び第２の電極は、互いに水素ガスに対する化学ポテンシャルが異なる材料からなっている。 - 特許庁 - The important point is that the two reference voltage inputs of each comparator are positively biased and this means that the positive reference voltage inputs are connected to points on the resistor ladder at potentials which are relatively higher than the negative reference voltage inputs.
重要な点は、各比較器の２つの基準電圧入力が正にバイアスされることであり、これは正の基準電圧入力が、負の基準電圧入力よりも比較的高い電位において、抵抗器ラダー上のポイントに接続されることを意味する。 - 特許庁
