「REF」を含む例文一覧(278)
＜前へ 1 2 3 4 5 6 次へ＞- A phase comparing unit 2 compares the phase of the output signal OUT 2 of the frequency divider 18 with the phase of the reference clock REF and outputs a voltage corresponding to the phase difference as a control voltage Vcnt to the VCO 16.
位相比較部２は、分周器１８の出力信号ＯＵＴ２と、基準クロックＲＥＦの位相を比較し、位相差に応じた電圧を制御電圧ＶｃｎｔとしてＶＣＯ１６に出力する。 - 特許庁 - To provide an inspection condition setting method which enables the selection of an optimum inspection condition when a flaw is detected by a Die to Die inspection system and a Ref comparative inspection system.
Ｄｉｅ ｔｏ Ｄｉｅ検査方式及びＲｅｆ比較検査方式による欠陥検出を行う際に、最適となる検査条件を選定することが可能な検査条件設定方法を提供する。 - 特許庁 - A comparator 553 outputs a signal S16 indicative of a dot area in a case where the number of isolated points counted by the second isolated point counter 546 is greater than a predetermined threshold value REF 12.
比較部５５３は、第２孤立点カウント部５４６によりカウントされた孤立点の数が所定の閾値ＲＥＦ１２よりも大きい場合に、網点領域であることを示す信号Ｓ１６を出力する。 - 特許庁 - A Ref comparative inspection means 31b compares the selected reference image data with other image data to calculate a second threshold value not detecting a dummy flaw at every other image data on the basis of the comparison result.
Ｒｅｆ比較検査手段３１ｂは、選択された参照画像データと他の画像データとを比較し、比較結果に基づいて他の画像データごとに擬似欠陥を検出しない第２の閾値を算出する。 - 特許庁 - Here, if the high level period is judged to has passed the predetermined time T ref, a period from the point in time for judging (t4) to a point in time going back to the past (t3) is considered as a low level period.
ここで、ハイレベル期間が所定時間Ｔref 以上経過したと判断された場合には、当該判断時点（ｔ４）から所定時間Ｔref 遡った時点（ｔ３）以前の期間をローレベル期間と見なす。 - 特許庁 - A reference region forming part forms a reference region Ref by arranging reference regions S two by two to adjoin each other in a main scanning direction and in a conveying direction.
参照領域形成部が、基準領域Ｓを主走査方向及び搬送方向に関してそれぞれ２つずつ互いに隣接するように配列することによって参照領域Ｒｅｆを形成する。 - 特許庁 - Consequently, a voltage of 5 V is applied from a voltage setting circuit 3 to the input terminal Ref of a driver IC 4 which thereby supplies a current of 1.5 A to the stepping motor M1.
これによって、ドライバＩＣ４の入力端子Ｒｅｆには電圧設定回路３から５Ｖの電圧が印加され、ドライバＩＣ４からステッピングモータＭ１に供給される電流値は１．５Ａとなる。 - 特許庁 - A signal X based on the detection signal of a sensor element, an oscillation signal Y from a drive circuit, and a reference voltage V(ref) from a reference voltage generating circuit are inputted to a synchronization detection circuit 72.
同期検波回路７２は、センサ素子の検出信号に基づく信号Ｘ、駆動回路からの発振信号Ｙ、及び参照電圧生成回路からの参照電圧Ｖrefを入力される。 - 特許庁 - AUTOMATIC GENERATION OF SENSE-OF-VALUE CODE USING ONE-TO- ONE AUTOMATIC BOOKMARK COLLECTION WITH GROUP INTELLIGENCE USED ON THE INTERNET (INCLUDING OTHER NETWORKS), TASTE CONJECTURE USING THE SAME, AND COMMUNICATION SYSTEM VOL. 3 (REF. VOL. 1 AND VOL. 2)
群知能をインターネット（その他ネットワークを含）に用い１ｔｏｌ自動ブックマーク集を利用した価値観コードの自動生成とそれを利用した嗜好推測及びコミュニケーションシステムｖｏｌ．３（ｖｏｌ１，ｖｏｌ２参照） - 特許庁 - The sample of the real baseband signal (MEAS) is demodulated to acquire a modulated symbol sequence (SYM), and an ideal baseband signal (REF) is simulated as a reference signal from the sequence.
この実際のベースバンド信号（ＭＥＡＳ）のサンプルを復調することにより、変調シンボルシーケンス（ＳＹＭ）を取得し、このシーケンスから、理想のベースバンド信号（ＲＥＦ）を基準信号としてシミュレートする。 - 特許庁 - To provide a refresh control circuit for a DRAM in which REF timing is controlled so that a peak current when the DRAM is refreshed is controlled effectively when a plurality of the DRAMs exist.
ＤＲＡＭが複数存在する場合において、ＤＲＡＭをリフレッシュする際のピーク電流を効果的に抑制するようにＲＥＦタイミングを制御することのできるＤＲＡＭのリフレッシュ回路を提供する。 - 特許庁 - The connecting terminal is connected to a wire 31a in a FPC 31 no later than shipping the product, so as to connect the level shifter 16 and the REF generating circuit 17 to each other.
そして、遅くとも製品出荷時までには、この接続用端子はＦＰＣ３１内の配線３１ａと接続されることにより、レベルシフタ１６とＲＥＦ生成回路１７とが互いに接続される。 - 特許庁 - Thus, since the number of times of generating refresh execution signals IREF in response to one refresh command REF is dynamically adjustable, control flexible from the controller side can be executed.
これにより、１回のリフレッシュコマンドＲＥＦに応答したリフレッシュ実行信号ＩＲＥＦの生成回数が動的に変更可能であることから、コントローラ側からみて柔軟な制御が可能となる。 - 特許庁 - When the most significant bit b8 becomes "H", each input signal INi is held as analog signals Ai and compared with reference voltage REF generated according to digital signals DIG by a DAC 20.
最上位ビットｂ８が“Ｈ”になると、各入力信号ＩＮｉはアナログ信号Ａｉとしてホールドされ、ＤＡＣ２０でディジタル信号ＤＩＧに応じて生成される基準電圧ＲＥＦと比較される。 - 特許庁 - A digital signal processing circuit 24 generates a control value S4, which is adjusted so as to allow the digital observed value S3 from the A-to-D converter 22 to coincide with a prescribed reference value Ref, by digital operation processing.
デジタル信号処理回路２４は、Ａ／Ｄコンバータ２２からのデジタル観測値Ｓ３が所定の基準値Ｒｅｆと一致するように調節される制御値Ｓ４をデジタル演算処理によって生成する。 - 特許庁 - This series hybrid electric vehicle driving the generator by an engine and driving a traveling motor by an output of the generator and a discharge output of a battery, charging the battery by the output of the generator, is characterized by setting a throttle opening command value V* from a throttle valve controller to an electronic throttle based on a generator output control value Pdc-ref* from a generator controller to the generator.
エンジンにより発電機を駆動し、前記発電機の出力によってバッテリを充電しつつ、前記発電機の出力及び前記バッテリの放電出力により走行モータを駆動するシリーズハイブリッド電気自動車において、スロットルバルブコントローラから電子スロットルへのスロットル開度指令値Ｖ^*は、発電機コントローラから発電機への発電機出力制御値Ｐ_dc-ref^*に基づいて設定することを特徴とする。 - 特許庁 - Gates of the read selection switches SW of the dummy cells are also connected to the read word lines RWL(i), RWL(ref), but the dummy cell does not function as the memory cell since the read selection switches and MTJ (Magnetic Tunnel Junction) elements MTJ are being cut off.
リードワード線ＲＷＬ（ｉ），ＲＷＬ（ｒｅｆ）には、ダミーセルのリード選択スイッチＳＷのゲートも接続されるが、ダミーセルは、リード選択スイッチＳＷとＭＴＪ素子ＭＴＪとが切断されているため、メモリセルとして機能しない。 - 特許庁 - Common control voltage is given to the bias voltage control line REF at standby and read-out of data, but different control voltage are given, according to the pair of word lines WL1, WL2 at write-in of data.
バイアス電圧制御線ＲＥＦには、スタンバイ時及びデータ読み出し時は共通の制御電圧を与えるが、データ書き込み時は、対をなすワード線ＷＬ１，ＷＬ２に応じて異なる制御電圧を与える。 - 特許庁 - If a page type of the designated page is partial rewriting (S37:YES) and also REF page numbers of the present page coincides with that of the designated page (S41:YES), a part of a screen is rewritten and the designated page is displayed.
指定ページのページタイプが部分書換であり（Ｓ３７：ＹＥＳ）、かつ、現在ページと指定ページのＲＥＦページ番号が一致すれば（Ｓ４１：ＹＥＳ）、画面の一部が書き換えられて指定ページが表示される。 - 特許庁 - A difference value calculator 5 calculates a difference value, after phases are met, between a reference signal (Ref signal) obtained by branching a baseband signal and a feedback signal (FB signal) obtained by feedbacking an output from the power amplifier 18.
ベースバンド信号を分岐して得た参照信号（Ｒｅｆ信号）と、電力増幅器１８の出力をフィードバックして得たフィードバック信号（ＦＢ信号）との、位相を合わせた後の差分値を減算器５で算出する。 - 特許庁 - When the cathode voltage of the light-emitting device 16 exceeds the REF voltage and the light-emitting device 16 starts lighting, the output signal from a comparator 14 changes to L from H, and the controller 11 starts driving a counter 11a.
発光素子１６のカソード電圧がＲＥＦ電圧を超え、発光素子１６が点灯を開始すると、コンパレータ１４からの出力信号がＨからＬに変化し、コントローラ１１は、カウンタ１１ａの駆動を開始する。 - 特許庁 - Controlling a charge pump 2a to increase its current only for a prescribed period can reduce the lockup period when a phase difference between a reference signal REF and a feedback signal FB exceeds a reference value.
基準信号ＲＥＦと帰還信号ＦＢとの位相差が基準値を越えている場合には、チャージポンプ２ａを流れる電流を所定期間だけ増やすような制御を行うため、ロックアップ期間を短縮することができる。 - 特許庁 - As a shunt resistor 102 in order to detect the input current I_in, the resistor having the same temperature characteristic or nearly the same temperature characteristic as that of a Zener diode 107 used for generation of a reference value REF, is used.
入力電流Ｉ_inを検出するためシャント抵抗１０２として、基準値ＲＥＦを生成するために用いられるツェナーダイオード１０７の温度特性と同じか又は近い温度特性を持つものを用いる。 - 特許庁 - Thus, voltage information (Vrin-ΔV) of a value lower than an output value Vrin of the constant voltage circuit 400 only by voltage drop ΔV of the diode D is inputted to a Ref-A/C conversion circuit.
これにより、定電圧回路４００の出力値Ｖｒｉｎに比較してダイオードＤの降下電圧ΔＶの分だけ低い値の電圧情報（Ｖｒｉｎ−ΔＶ）がＲｅｆ−Ａ／Ｄ変換回路に入力される。 - 特許庁 - The state detection part 2 and a synchronous signal detection part 3 detects the number of states of delay cells which delay the reference clock signal Ref by one cycle according to the delayed signal synchronized with a reference pulse signal.
状態検出部２及び同期信号検出部３は、基準パルス信号に同期する遅延信号に基づいて基準クロック信号Ｒｅｆの１周期分の遅延を行うディレイセルの段数を検出する。 - 特許庁 - Since the load onto a CPU 21 is distributed and subsequent knocking detection processing (namely, processing of starting the next REF signal in rising) is prevented from being omitted, thus the whole knocking processing is performed smoothly.
その結果、ＣＰＵ２１への負荷が分散され、後続するノッキング検出処理（つまり、次のＲＥＦ信号が立ち上がりで開始される処理）の抜け等を防止して、ノッキング処理全体を円滑に進めることができる。 - 特許庁 - A NAND circuit 340 operates inversion of a logic product of a node Q potential and a reference signal REF, and outputs an operation result through inverters 350, 360, 370 as a pulse signal.
ＮＡＮＤ回路３４０は、ノードＱの電位と基準信号ＲＥＦとの論理積の反転を演算し、演算結果をインバータ３５０、３６０、および３７０を介してパルス信号３００ａとして出力する。 - 特許庁 - A control method selecting means (SS) generates a constant reference voltage (uDCref) for a voltage control loop, and the variable modulation index mq of a modulation signal m=mdcos(ωt)-mqsin(ωt) in a low output voltage region.
制御方法選択手段（ＳＳ）は、低出力電圧領域では、電圧制御ループ用の一定の基準電圧（ｕ_DC^ref）と、変調信号ｍ＝ｍ_dｃｏｓ（ωｔ）−ｍ_qｓｉｎ（ωｔ）の可変変調指数ｍ_qとを生成する。 - 特許庁 - Then it is decided whether or not the pattern extracted in lottery processing is matched with the winning pattern selected and inputted by the player and when both the patterns are matched, a big win is established (ref., selection success picture (4)).
そして、抽選処理で抽出された図柄と、プレーヤーが選択入力した当たり図柄とが一致するかどうか判断され、両方の図柄が一致する場合に大当たりとなる（▲４▼選択成功画面参照）。 - 特許庁 - In a following step S14, correction of subtracting the Δpl from sum of an actual fuel pressure Pr at the rising timing of the REF signal and the ΔP is preformed to calculate a fuel pressure estimation value P_est at a fuel injection timing.
この後Ｓ１４ではＲＥＦ信号の立ち上がり時期での実際の燃料圧力ＰｒとΔＰとの和からΔｐｌを差し引く補正をすることで燃料噴射時期での燃料圧力推定値Ｐｅｓｔを算出する。 - 特許庁 - In an operation mode, a plurality of input images IMG1 are acquired by imaging a work 2 a plurality of times under a plurality of exposure conditions, and search processes based on the reference images REF are executed on the respective input images IMG1.
稼動モードでは、複数の露光条件でワーク２を複数回撮像することで複数の入力画像ＩＭＧ１を取得し、それぞれの入力画像ＩＭＧ１に対して参照画像ＲＥＦに基づくサーチ処理が実行され。 - 特許庁 - A refresh circuit REF periodically performs on/off control over the SW1, SW2, and SW4 to SW6 to initialize the floating gate FG and also set a threshold again by using constitution data held in the MEM.
リフレッシュ回路ＲＥＦにより、定期的に、ＳＷ１，ＳＷ２，ＳＷ４〜ＳＷ６のオン／オフ動作を制御し、フローティングゲートＦＧの初期化およびＭＥＭに保持されている構成データを用いてのしきい値の再設定を行う。 - 特許庁 - In the SDRAM, built-in memory arrays are sequentially refreshed by that a signal RAS for time-wise dividing the refresh operation becomes active N times (N is two or larger integer) in one refresh period (shown by a signal REF).
ＳＤＲＡＭは、リフレッシュを時間的に分割して行うための信号ＲＡＳが一つのリフレッシュ期間（信号ＲＥＦで示される）にＮ（Ｎは２以上の整数）回アクティブになることで内蔵のメモリアレイを順次リフレッシュする。 - 特許庁 - Timing of refresh-operation in the normal operation mode is set based on a pulse signal REF for normal-refresh generated by a refresh-pulse generating circuit 60 responding to a timing signal TM generated by a timer circuit 50.
通常動作モードにおけるリフレッシュ動作のタイミングは、タイマ回路５０で発生されるタイミング信号ＴＭに応答し、リフレッシュパルス発生回路６０で発生されるノーマルリフレッシュ用パルス信号ＲＥＦに基づき設定される。 - 特許庁 - An information processing terminal 3 ciphers a retrieval keyword by cipher key data KEK received from a management server 4 and retrieves ciphering data EN(DATA) stored in the storage server 2 by a ciphering retrieval keyword EN(REF).
情報処理端末３は、管理サーバ４から受け取った暗号鍵データＫＥＫによって検索キーワードを暗号化し、暗号化検索キーワードＥＮ（ＲＥＦ）によって蓄積サーバ２に格納された暗号化データＥＮ（ＤＡＴＡ）を検索する。 - 特許庁 - A voltage generation circuit 13 reduces an external power supply voltage VEXT according to the reference voltage REF supplied from the reference voltage generation circuit 11, and outputs an internal power supply voltage VINT from an output end.
電圧生成回路１３は、基準電圧発生回路１１から供給される基準電圧ＲＥＦに応じて外部電源電圧ＶＥＸＴを降圧し、内部電源電圧ＶＩＮＴを出力端から出力する。 - 特許庁 - A positional signal P is generated at timing when the magnitude relation between detection data D which are obtained by converting the signal level of the detection signal A in an A/D converter 20 and a comparison level Ref set in a comparison level holding part 28 is reversed.
この検出信号Ａの信号レベルをＡＤ変換器２０にて変換した検出データＤと比較レベル保持部２８に設定された比較レベルＲefとの大小関係が逆転するタイミングで位置信号Ｐを発生させる。 - 特許庁 - The real baseband signal (MEAS) is then corrected to generate a corrected real baseband signal (MEAS'), and deviation of a sample of the corrected real baseband signal (MEAS') is evaluated from the sample of the ideal baseband signal (REF).
そして、実際のベースバンド信号（ＭＥＡＳ）を補正して補正済みの実際のベースバンド信号（ＭＥＡＳ’）を生成し、理想のベースバンド信号（ＲＥＦ）のサンプルからの補正済みの実際のベースバンド信号（ＭＥＡＳ’）のサンプルの偏差を評価する。 - 特許庁 - A voltage V3, which is a sum of a voltage V2 generated at resistance 31 according to a load current IL and a constant voltage REF obtained by constant-voltage means (35 and 36) connected to a load 2 in parallel, is divided via resistances 37 and 38.
負荷電流ＩＬに応じて抵抗３１に生ずる電圧Ｖ２と、負荷２に並列に接続された定電圧手段（３５，３６）で得られる一定電圧ＲＥＦとを加算した電圧Ｖ３は、抵抗３７，３８で分圧される。 - 特許庁 - On the other hand, when the power source input and output ends connected to a power source voltage detecting end REF- has a positive polarity, the switch SW passes the current flowing from the secondary battery B to the power source input and output ends through the resistor R.
一方、電源電圧検出端ＲＥＦ−が接続された方の電源入出力端が正極性であるとき、スイッチＳＷに、二次電池Ｂから抵抗器Ｒを介してこの電源入出力端へと流れる電流を通過させる。 - 特許庁 - Two kinds of Refs of AE and NAE (no background elimination) are set by a Ref switching 24 to to convert the same pixel data and a dynamic range of the A/D C 20 is efficiently used, thereby preventing the degradation in an image due to the deterioration in gradation.
同一画素データをＲｅｆ切替２４でＡＥとＮＡＥ（地肌除去しない）２種類のＲｅｆを設定してＡ／Ｄ Ｃ２０で変換し、Ａ／Ｄ Ｃのダイナミックレンジを有効に活用し、階調性の低下による画像の劣化を無くす。 - 特許庁 - To provide a signal decoding circuit and a signal decoding method for decoding a signal that is applied to multivalue coding according to a time difference between a demodulated signal (A) REF and (B) DATA from two matched filters by using only a simple logic gate without using a high frequency clock.
高周波クロックを使わずに簡単なロジック・ゲートのみを用いて、２つのマッチトフィルタからの復調信号（Ａ）ＲＥＦ，（Ｂ）ＤＡＴＡの時間差によって多値符号化されている信号を復号する信号復号化回路及び信号復号化方法を提供する。 - 特許庁 - The first and second switching circuits G1-1 and G2-1 are then turned off, the third and fourth switching circuits G3-1 and G4-1 are turned on, and a terminal voltage of the capacitor 112 is compared with a reference voltage Ref by a comparator 160.
次に、第１及び第２スイッチング回路Ｇ１−１及びＧ２−１をオフ、第３及び第４スイッチング回路Ｇ３−１及びＧ４−１をオンし、比較器１６０によりコンデンサ１１２の端子電圧と基準電圧Ｒｅｆを比較する。 - 特許庁 - A reference signal generating part 17 inputs a CK signal from a CK input terminal 100, generates a reference signal indicating reference delay quantity corresponding to a CK period of the CK signal whenever a REF command is input from a mode decoder 11.
基準信号生成部１７は、ＣＫ入力端子１００からＣＫ信号を入力し、モードデコーダ１１からＲＥＦコマンドを入力するごとにＣＫ信号のＣＫ周期相当の基準遅延量を示す基準信号を生成する。 - 特許庁 - The method comprises an accurate calculation step of transmission time dt of signals passing through each cell of the network and an identification step of the cells having transmission time value dti calculated to be larger than a predetermined referenced value Ref.
本発明に係る方法は、ネットワークの各セルを通過する信号の伝搬時間（ｄｔ）の正確な計算ステップと、所定の基準値（Ｒｅｆ）よりも大きく計算された伝搬時間の値（ｄｔｉ）を有するセルの識別ステップと、を含む。 - 特許庁 - The offset control circuit 3 acquires the second output signal LO from the latch 2 at predetermined time intervals and updates a voltage value of the offset cancel signal REF based on signal levels of two second output signals LO time-sequentially continuously acquired.
オフセット制御回路３は、所定の時間毎にラッチ２から第２出力信号ＬＯを取得し、時系列的に連続して取得した２つの第２出力信号ＬＯの信号レベルに基づきオフセットキャンセル信号ＲＥＦの電圧値を更新する。 - 特許庁 - Each resolver output signal (a sine signal and a cosine signal) is sampled in a period of odd-numbered times of a half wavelength of an excitation signal (REF signal), and sampling values of this time are expressed as sinθ', cosθ', and sampling values of the last time are expressed as sinθ, cosθ.
励磁信号（ＲＥＦ信号）の半波長の奇数倍周期で各レゾルバ出力信号（ｓｉｎ信号及びｃｏｓ信号）をサンプリングし、今回のサンプリング値をｓｉｎθ´，ｃｏｓθ´、前回のサンプリング値をｓｉｎθ，ｃｏｓθとする。 - 特許庁 - In a normal mode, a sub regulator circuit 40 is stopped by a power down signal PDN, and a reference voltage REF outputted from a reference voltage circuit 10 and a monitoring voltage VM generated by voltage division resistors 32, 33 are compared by an operational amplifier 20.
通常動作モード時、パワーダウン信号ＰＤＮでサブレギュレータ回路４０は停止され、基準電圧回路１０から出力される基準電圧ＲＥＦと分圧抵抗３２，３３で生成された監視電圧ＶＭが演算増幅器２０で比較される。 - 特許庁 - Consequently, a phase shift generated from the step-out detection up to a free-run state is corrected, and further, during a period that the reference standard signal REF is restored to a normal state, free runs can be continued by the suitable control voltage VC2.
これにより、同期外れ検出からフリーラン状態になるまでに生ずる位相のずれが補正され、更に参照基準信号ＲＥＦが正常に復旧するまでの間、適切な制御電圧ＶＣ２によってフリーランを続けることができる。 - 特許庁 - The retardation ReF of the phase difference layer 35 is controlled to almost (1/4+K/2)×λ based on the wavelength λ of the incident light, while the retardation ReL of the liquid crystal layer 33 is controlled to almost (1/2+L/2)×λ, wherein K=0, 1, 2... and L= 0, 1, 2....
入射光の波長λに基づき、位相差層３５のレタデーション値ＲｅＦは略（１／４＋Ｋ／２）×λに設定され、液晶層３３のレタデーション値ＲｅＬは、略（１／２＋Ｌ／２）×λに設定されている（Ｋ＝０，１，２，…：Ｌ＝０，１，２，…）。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
