「REF」を含む例文一覧(278)
＜前へ 1 2 3 4 5 6- When it is determined that the user is dancing to music, the CPU 20 controls a liquid crystal drive part 24 so that the liquid crystal shutter 17 of a light source light reflection part REF converts (light intensity conversion) the reflected light in accordance with "data to be transmitted."
音楽に合わせてダンス中と判別されると、ＣＰＵ２０は光源光反射部ＲＥＦの液晶シャッタ１７が反射する光を「送信すべきデータ」に応じて変調（光強度変調）するように液晶駆動部２４を制御する。 - 特許庁 - Preservative circuit 41 detects voltage descent of battery 24, it shuts down DC/DC converter 33 by switching over ON terminal voltage of DC/DC converter 33 from Low to High when the voltage of battery 24 become lower than REF.
保護回路４１は電池２４の電圧降下を検出し、ある一定の電圧（ＲＥＦ）より低くなると、ＤＣ／ＤＣコンバータ３３のＯＮ端子の電圧をＬｏｗからＨｉｇｈに切り替えることにより、ＤＣ／ＤＣコンバータ３３をシャットダウンさせる。 - 特許庁 - Respective phase difference detection circuits 101, 102 and 103 are non-activated responding to an out signal 'out' made by a reference signal REF, and respectively output a voltage signal Vtune at the point of non-activation as a phase comparison signal.
各位相差検出回路１０１、１０２、１０３は、基準信号ＲＥＦによって作られるアウト信号ｏｕｔに応答して不活性化され、不活性化の時点における電圧信号Ｖｔｕｎｅを、それぞれ位相比較信号として出力する。 - 特許庁 - The setting of an autorefreshing command REF is decided only by the logical level combination of a plurality of control pins (chip selecting signal/CS, function signal FN, and power-down signal/PD) at the input timing of a first command.
オートリフレッシュコマンドＲＥＦの設定を、第１コマンドの入力タイミングにおける複数の制御ピン（チップセレクト信号／ＣＳ、ファンクション信号ＦＮ、パワーダウン信号／ＰＤ）の論理レベルの組み合わせのみによって決定することを特徴としている。 - 特許庁 - If the rise timing is of the second cylinder or the third cylinder, it is determined that a fuel pressure will rise from a rise timing of the REF signal by a fuel injection timing, this fuel pressure rise quantity ΔP is calculated by an S12 and then an S13 is executed.
２番又は３番気筒のものであればＲＥＦ信号の立ち上がり時期から燃料噴射時期までに燃料圧力が上昇すると判定し、この燃料圧力上昇分ΔＰをＳ１２にて算出してＳ１３に進む。 - 特許庁 - The frequency of a reference(REF) signal from a TCXO 9 is divided by the frequency dividing number R of a second variable frequency divider 11 and the divided frequency is supplied to a phase comparator circuit 13 together with the output of the divider 5 for phase difference calculation.
ＴＣＸＯ９からの基準（ＲＥＦ）信号の周波数を、第２の可変分周器１１の分周数Ｒで割り算し、第１の可変分周器５の出力とともに位相比較回路１３に供給し、位相差を算出させる。 - 特許庁 - With regard to the values of the resistances 37 and 38, when R37 is set below R38, the voltage V2 between the terminals of the resistance 31 for detecting the load current becomes lower than the internal reference voltage REF of the Shunt regulator 34, and power consumption by the resistance 31 is reduced.
ここで、抵抗３７，３８の値をＲ３７＜Ｒ３８に設定すると、負荷電流検出用の抵抗３１の端子間の電圧Ｖ２が、シャントレギュレータ３４の内部基準電圧ＲＥＦよりも低くなり、この抵抗３１による消費電力が低減できる。 - 特許庁 - To supply a stable CLK (clock), even when a VCO (voltage-controlled oscillator) which has a very wide frequency variation range is used by performing proper absence compensation, if an REF (reference signal, e.g. an inverted signal of horizontal synchronizing signal) is absent.
ＲＥＦ（基準信号、例えば水平同期信号ＨＤＸを反転した信号）の欠落時に適切な欠落補償を行い、非常に広い周波数可変域をもつＶＣＯ１４を使用した場合でも安定したＣＬＫ（クロック）を供給できるようにすること。 - 特許庁 - The semiconductor device includes: a refresh control circuit 12 for generating a refresh execution signal IREF in response to a refresh command REF supplied from the outside, and a refresh address counter 16 for executing a counting operation in response to activation of the refresh execution signal IREF.
外部から供給されるリフレッシュコマンドＲＥＦに応答してリフレッシュ実行信号ＩＲＥＦを生成するリフレッシュ制御回路１２と、リフレッシュ実行信号ＩＲＥＦの活性化に応答してカウント動作を行うリフレッシュアドレスカウンタ１６とを備える。 - 特許庁 - A second offset control circuit 18 controls a DC offset voltage of a differential output signal of the differential amplifier circuit 12 in accordance with a voltage difference between a DC component of one of differential output signals of the differential amplifier circuit 12 and a reference voltage REF.
第２のオフセット調整回路１８は、差動増幅回路１２の差動出力信号の一方の信号の直流成分と基準電圧ＲＥＦとの電圧差に応じて差動増幅回路１２の差動出力信号のＤＣオフセット電圧を調整する。 - 特許庁 - Then the CPU 6 adjusts the reference signal outputted from a REF D/A converter 11 to set a reference standard signal which becomes smaller than the reference signal outputted from the light receiving element R1 based on the reflected light from a white part.
その後、ＣＰＵ６はＲＥＦ Ｄ／Ａコンバータ１１から出力された参照信号を調整して、白部材Ｋ１からの反射光に基づいて受光素子Ｒ１から出力する基準信号に対して小さくなる参照基準信号を設定する。 - 特許庁 - The time digital converter 13 detects the phase difference between the reference clock signal REF and the low frequency clock signal CLKA in accuracy of a time period shorter than the period of the high frequency clock signal CLKB, after the output of the counter 16 enters into a predetermined range.
時間デジタル変換器１３は、カウンタ１６の出力が所定範囲になってから、参照クロック信号ＲＥＦと低周波クロック信号ＣＬＫＡとの位相差を、高周波クロック信号ＣＬＫＢの周期よりも短い時間の精度で検出する。 - 特許庁 - A microcomputer part 40 performs abnormality detection processing for an R/D converter part 14 by an abnormality detection control part 140 when an interrupt signal TR1 is generated and moreover an absolute value of a reference signal Ref to excite the resolver 12 is not less than a predetermined level.
マイコン部４０は、割込信号ＴＲ１が発生され、かつ、レゾルバ１２を励磁する参照信号Ｒｅｆの絶対値が所定レベル以上であるときに、異常検出制御部１４０によるＲ／Ｄコンバータ部１４の異常検出処理を実行する。 - 特許庁 - The detected angular velocity ω^M of the motor, the obtained angular velocity estimate ω^L_^ of the screw, the tension estimate F^ of the belt, and the resin pressure estimate δ^ are fed back, and the motor 11 is controlled to follow a resin pressure set value δ^REF.
検出されたモータの角速度ω^Ｍ、並びに求められたスクリューの角速度推定値ω^Ｌ＾、ベルトの張力推定値Ｆ＾及び樹脂圧力推定値δ^がフィードバックされて樹脂圧力設定値δ^ＲＥＦに追従させるようにモータ１１が制御される。 - 特許庁 - A compensation unit 54 performs compensation processing based on the SAD to calculate estimate index data SAD_a with respect to each of the plurality of MCB with a pixel position where the accuracy of a little 1/2 and 1/4 pixel positions is different from each other, in the REF.
補間部５４が、上記ＳＡＤを基に補間処理を行って、ＲＥＦ内で１／２および１／４の少数画素位置精度の相互に異なる画素位置を基準とした複数のＭＣＢのそれぞれについての推定指標データＳＡＤ＿ａを算出する。 - 特許庁 - When the difference between the absolute value of a differential value of a pre-stage automatic gain control voltage and REF 3 exceeds a predetermined value, that is when the variation of the pre-stage automatic gain control is large, a nonlinear transponder for automatic gain control responses comprising of a1, b1, and c1 is selected.
前段の自動利得制御電圧の微分値の絶対値とＲＥＦ３の差が所定値を越えたとき、すなわち前段の自動利得制御の変動が大きいときにはａ１、ｂ１、ｃ１よりなる自動利得制御応答の非線形応答器を選択する。 - 特許庁 - The semiconductor storage device has a transition detecting circuit 41 detecting a change in the prescribed input signal and outputting a detected signal, and a REF control circuit 72 generating a refresh request signal requiring self-refresh in response to the detected signal.
所定の入力信号の変化を検出して検出信号を出力する遷移検出回路４１と、テストモードにおいて、前記検出信号に応答してセルフリフレッシュを要求するリフレッシュ要求信号を生成するＲＥＦ制御回路７２とを有する。 - 特許庁 - An SAD arithmetic circuit 35 calculates the index data SAD showing a value corresponding to the difference between a target image data under motion compensation and a reconfigured image data REF of a reference image data to be referred for the motion compensation for each motion compensation block MCB.
ＳＡＤ算出回路３５が、動き補償ブロックＭＣＢを単位として、動き補償の対象となる画像データと動き補償で参照される参照画像データの再構成画像データＲＥＦとの間の差分に応じた値を示す指標データＳＡＤ算出する。 - 特許庁 - A potential outputted from the dummy memory cells DMC selected by the dummy wordline DWL to a dummy bit line DBL, is monitored by a comparison circuit 24, and a comparison signal CMP of a comparison result is given to a timing signal generating circuit 22 when the potential becomes a reference voltage REF or lower.
ダミーワード線ＤＷＬで選択されたダミーメモリセルＤＭＣからダミービット線ＤＢＬに出力される電位を比較回路２４で監視し、参照電圧ＲＥＦ以下になったときに比較結果の出力信号ＣＭＰをタイミング信号生成回路２２に与える。 - 特許庁 - A work to be a reference (reference work) is imaged a plurality of times under an exposure condition same as that for generating a synthesized image, and specified regions are registered as reference images REF from a plurality of input images IMG3 acquired in the respective imaging processes.
合成画像を生成するための露光条件と同じ露光条件で、基準とすべきワーク（基準ワーク）を複数回撮像し、それぞれの撮像によって取得された複数の入力画像ＩＭＧ３から、指定された領域が参照画像ＲＥＦとして登録される。 - 特許庁 - A phase adjusting section 70 compares the phase of the counter electromotive detection signal BEMF_-EDGE with the phase of a reference signal REF to be a predetermined level at a predetermined timing, and adjusts the duty ratio of the PWM signal Spwm by feedback so that the phase error may be the smallest.
位相調節部７０は、逆起検出信号ＢＥＭＦ＿ＥＤＧＥと、所定のタイミングで所定レベルとなる基準信号ＲＥＦの位相を比較し、位相誤差が最小となるように、フィードバックによってＰＷＭ信号Ｓｐｗｍのデューティ比を調節する。 - 特許庁 - The reference voltage REF is applied to gates of NMOS 42 of each detecting circuit, a cell current INS flowing in a NMOS 43 from a memory cell array 10 is compared with the reference current INR, and a detected signal Si being a compared result is outputted to an output node N4i.
基準電圧ＲＥＦは各検出回路４０ＡのＮＭＯＳ４２のゲートに印加され、メモリセルアレイ１０からＮＭＯＳ４３に流れ込むセル電流ＩＮＳと基準電流ＩＮＲとが比較されて、出力ノードＮ４_ｉに比較結果の検出信号Ｓｉが出力される。 - 特許庁 - In a state where a control reference level ref' of the control D/A converter 5 is the same as a reference voltage Vref, an analog input voltage having a known voltage level Vin_cal is supplied to a higher array 31 and a lower array 32 of a capacitor array of the local D/A converter 3.
制御Ｄ／Ａ変換器５の制御基準レベルＶｒｅｆ´が基準電圧Ｖｒｅｆと同一の状態で、ローカルＤ／Ａ変換器３のキャパシタアレイの上位アレイ３１と下位アレイ３２に既知の電圧レベルＶｉｎ＿Ｃａｌを有するアナログ入力電圧が供給される。 - 特許庁 - Thus, even if a charging completion detecting current Is has a small value, the detection voltage V2122 has a comparatively large value, and an inexpensive comparator can be used to compare the detection voltage V2122 with a reference voltage REF 2 and detection can be highly accurately executed.
充電終了検出電流Ｉｓの値が小さい場合でも、検出電圧Ｖ２１２２が比較的大きな値となり、検出電圧Ｖ２１２２および基準電圧ＲＥＦ２と比較するために安価なコンパレータを使用でき、検出を高精度で行うことが可能となる。 - 特許庁 - The integrator 720 generates an integration signal 721 from the counting pulse signal 711, a comparator 730 provides an inverter control signal 731 generated by comparing the integration signal 721 with a reference signal (REF) to an inverter 400 and a lamp part 500 is driven based thereon.
積分器７２０はカウンティングパルス信号７１１から積分信号７２１を生成し、比較器７３０は、積分信号７２１と基準信号（ＲＥＦ）を比較して生成したインバータ制御信号７３１をインバータ４００に提供し、これに基づいてランプ部５００を駆動する。 - 特許庁 - The pull-down detection circuit detects a total time DT when 24-frame discrimination signals C outputted from a 24-frame discrimination circuit 10 are logical "1" for thirty seconds in the past (discrimination of 24-frame source), and a sensitivity reference value setting circuit 20 determines a sensitivity reference value REF of a comparator 13 in response to the time DT.
２４コマ判定回路１０から出力する２４コマ判定信号Ｃが過去３０秒間に「１」（２４コマソース判定）であった合計時間ＤＴを検出し、その時間ＤＴに応じて感度基準値設定回路２０により比較器１３の感度基準値ＲＥＦを決める。 - 特許庁 - When the read control signal CE is activated and made to 'H', the NMOSs 32, 33 are turned on, a reference current INR is made to flow in the NMOS 33 from a reference array 20 through the PMOS 31 being already turned on, and reference voltage REF is directly outputted to the reference node N20.
読出制御信号ＣＥが活性化されて“Ｈ”になると、ＮＭＯＳ３２，３３がオンとなり、既にオンとなっているＰＭＯＳ３１を介して、ＮＭＯＳ３３に基準セルアレイ２０からの基準電流ＩＮＲが流れ込み、基準ノードＮ２に基準電圧ＲＥＦが直ちに出力される。 - 特許庁 - This semiconductor memory activates column decoders 221, 222 of all banks 111, 112 based on a write-command WR or a read-command RD supplied after a refresh command REF is supplied at the time of a test operation of a refresh counter 15.
開示される半導体記憶装置は、リフレッシュ・カウンタ１５のテスト動作時には、リフレッシュ・コマンドＲＥＦが供給された後に供給されるライト・コマンドＷＲ又はリード・コマンドＲＤに基づいて、すべてのバンク１１__１及び１１_２のカラム・デコーダ２２_１及び２２_２を活性化する。 - 特許庁 - When an in-device cell header is given to a REF terminal of an associative memory 20, the cell header is compared with the in-device cell header of a lead system stored in the associative memory, and in the case that they are coincident, the address corresponding to the cell headers is outputted from a DATO terminal.
連想メモリ２０のＲＥＦ端子に遅れ系の装置内セルヘッダが入力すると、このセルヘッダと連想メモリ中に記憶されている進み系の装置内セルヘッダとが比較され、これらが一致した場合、これらのセルヘッダに対応するアドレス値がＤＡＴＯ端子から出力される。 - 特許庁 - The surface of an overcoat layer OC is flattened by disposing a light-transmitting resist layer RES in a reflective region REF between arrangements of color filter layers RFIL, GFIL, BFIL of the respective colors formed as segmented by a black matrix layer BM on an inner face of a second substrate SUB2.
第２の基板ＳＵＢ２の内面にブラックマトリクス層ＢＭにより区画されて形成された各色のカラーフィルタ層ＲＦＩＬ，ＧＦＩＬ，ＢＦＩＬの配列相互間の反射領域ＲＥＦ内に透光性レジスト層ＲＥＳを配置させることにより、オーバーコート層ＯＣの表面が平坦化されて形成される。 - 特許庁 - Feedback control of a driving position of the actuator is performed with a delay value of a temporary target driving position refp as a target driving position ref, and a future driving position of the actuator is estimated as a pre-read estimating driving position yest on the basis of the temporary target driving position refp.
暫定目標駆動位置ｒｅｆｐの遅延値を目標駆動位置ｒｅｆとしてアクチュエータの駆動位置のフィードバック制御を行うとともに、暫定目標駆動位置ｒｅｆｐに基づきアクチュエータの将来の駆動位置を、先読み推定駆動位置ｙｅｓｔとして推定する。 - 特許庁 - The saturation detection section 312 includes: a comparator 320 for comparing the potential producible in the electric charge voltage conversion section 304 with a reference potential REF for an exposure period of the photoelectric conversion section 302, and a reset control section 323 for resetting the photoelectric conversion section 302 in response to an output of the comparator 320.
飽和検出部３１２は、光電変換部３０２の露光期間において電荷電圧変換部３０４に生じうる電位を基準電位ＲＥＦと比較する比較器３２０と、比較器３２０の出力に応じて光電変換部３０２をリセットするリセット制御部３２３とを含む。 - 特許庁 - When applying power supply potential VDD and constant potential REF to this boosting circuit device, the potential of a node N41 in a voltage sensor 40 is raised and reaches such a vale as (potential of the node N41>potential of a node N42), and thus an activation signal EN outputted from a comparison circuit 43 becomes "H".
昇圧回路装置に電源電位ＶＤＤ及び一定電位ＲＥＦを印加すると、電圧センサ４０内のノードＮ４１の電位が上昇していき、（ノードＮ４１の電位＞ノードＮ４２の電位）となるので、比較回路４３から出力される活性化信号ＥＮが“Ｈ”となる。 - 特許庁 - A G protein-conjugated receptor protein containing an amino acid sequence (substantialy) identical to the amino acid sequence shown by sequence no.2, 4 or 6 (ref. the specification) and a polynucleotide containing the base sequence encoding the protein are provided.
配列番号２、配列番号４又は配列番号６で表わされるアミノ酸配列と同一若しくは実質的に同一のアミノ酸配列を含むことを特徴とするＧタンパク質共役型受容体タンパク質及び当該タンパク質コードする塩基配列を含むポリヌクレオチド。 - 特許庁 - This power source circuit is provided with an output transistor 1 for supplying a current from a power source 100 to an output terminal 4 and a differential amplifier circuit 2 for controlling the current supply of the output transistor 1 so as to equalize a reference voltage REF and an output voltage OUT.
電源回路は、電源１００から出力端子４に電流を供給する出力トランジスタ１と、基準電圧ＲＥＦと出力電圧ＯＵＴとが等しくなるように出力トランジスタ１の電流供給を制御する差動増幅回路２とを備えている。 - 特許庁 - The first ODT control circuits (1) detect a voltage level of voltage applied to the termination voltage port (VTT), and control the first ODT circuits (41-45) based on the detection result so as to connect the termination voltage port (VTT) and the command input port (CS, WE, REF, Ax, Ay).
第１のＯＤＴ制御回路（１）は、終端電圧ポート（ＶＴＴ）に印加される電圧の電圧レベルを検知し、検知の結果に基づいて、終端電圧ポート（ＶＴＴ）と命令入力ポート（ＣＳ、ＷＥ、ＲＥＦ、Ａｘ、Ａｙ）とを連結するように第１のＯＤＴ回路（４１〜４５）を制御する。 - 特許庁 - A target value generation part 100 equipped in the inverted pendulum type mobile body 1 generates a speed target value V_REF to the mobile body 1 and an inclination angle speed target value ω_REF to a vehicle body 11 so that a second derivative of the VREF is time consecutive while the REF is time consecutive.
倒立振子型移動体１が有する目標値生成部１００は、移動体１に対する速度目標値Ｖ_ＲＥＦ及び車体１１に対する傾斜角速度目標値ω_ＲＥＦを、Ｖ_ＲＥＦは時間についての２階微分が連続であり、ω_ＲＥＦは時間について連続であるように生成する。 - 特許庁 - A second refresh determination circuit 17 finally determines to which operation a priority is to be given, a read operation or a refresh operation based on a refresh determination timing signal ref-judge, when a priority is given to the refresh operation in competing of the external access (read operation) and the internal access (refresh operation).
外部アクセス（リード動作）と内部アクセス（リフレッシュ動作）との競合時に於いてリフレッシュ動作が優先された場合に、第２リフレッシュ判定回路１７は、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ に基づいてリード動作とリフレッシュ動作の何れの処理を優先するかを最終的に判断する。 - 特許庁 - By this, even if elevation of the reference value REF due to a Zener voltage increase occurs according to the elevation of the atmospheric temperatures, because in the shunt resistor 102 the resistance value increases in such a form that the temperature characteristic follows that of the Zener diode 107, controlling the input current constant becomes possible.
これにより、雰囲気温度の上昇に伴ってツェナー電圧増加による基準値ＲＥＦの増加が生じても、シャント抵抗１０２は温度特性がツェナーダイオード１０７の温度特性に追従するかたちで抵抗値が増加するので、入力電流を一定に制御することが可能になる。 - 特許庁 - Moreover, the comparison level Ref which is set based on the detection data D which can be obtained when the input of the amplifier 18 is short-circuited becomes a level which coincides correctively with the signal level of the detection signal A which is to be detected when the movable part 4 is confronted with the reference position by including an offset to be given to the amplifier 18.
増幅器１８の入力を短絡した時に得られる検出データＤに基づいて設定した比較レベルＲefは、増幅器１８にて付与されるオフセットも含めて、可動部４が基準位置を向いた時に検出される検出信号Ａの信号レベルと正確に一致したものとなる。 - 特許庁 - This circuit is composed of P-type MOS transistors P1-P3, N-type MOS transistors N1, N2 and N6, a diode D1 and resistors R1 and R2, and the fixed reference voltage Vref is obtained from given high potential side power source VDD and low potential side power source GND at an output terminal ref.
Ｐ型ＭＯＳトランジスタＰ１〜Ｐ３と、Ｎ型ＭＯＳトランジスタＮ１、Ｎ２及びＮ６と、ダイオードＤ１と、抵抗素子Ｒ１及びＲ２と、から構成され、与えられた高電位側電源ＶＤＤ及び低電位側電源ＧＮＤから一定の基準電圧Ｖｒｅｆを出力端子ｒｅｆに得る。 - 特許庁 - A TFT (thin film transistor) 184 in a dummy circuit 180 samples the reference pulse Ref supplied to one end of the input side of the monitor signal line 173 in a panel 100 for a dummy data line 115, on the basis of a signal obtained by logically operating a signal Br and the pulse Ma by an AND circuit 182, to obtain a detection signal Det.
ダミー回路１８０におけるＴＦＴ１８４は、信号ＢrとパルスＭaとをＡＮＤ回路１８２によって論理演算された信号に基づいて、パネル１００におけるモニタ信号線１７３の入力側の一端に供給された基準パルスＲefをダミーデータ線１１５にサンプリングして、検出信号Ｄetを得る。 - 特許庁 - To improve reading performance by efficiently operate background eliminating function even when a background level changes on the midway of a main scanning line of reading, in image reading in which a reference Ref of an A/D converter for converting an analog image signal of an original changes depending on the background level of the original, and performs the background elimination AE.
原稿の読取りアナログ画像信号を変換するＡ／Ｄ変換器のリファレンス：Ｒｅｆを原稿の地肌レベルに応じて変更し、地肌除去：ＡＥを行う画像読取において、地肌レベルが読取りの主走査ラインの途中で変化する場合にも、ＡＥ機能を有効に働かせ、読取性能の向上を図る。 - 特許庁 - The surplus value M, when the deviation ΔTml is smaller than a threshold value Tm1ref, is set as a large value as the deviation ΔTm1 decreases and as a temperature t goes down, when the deviation ΔTm1 is larger than the threshold value Tm1 ref, a value ML is set as a value not excessively limiting the target torque of the engine.
余裕値Ｍは、偏差ΔＴｍ１が閾値Ｔｍ１ｒｅｆより小さいときには、偏差ΔＴｍ１が小さくなるほど、また、温度ｔが低くなるほど大きな値として設定され、偏差ΔＴｍ１が閾値Ｔｍ１ｒｅｆより大きいときには、エンジンの目標トルクを過度に制限しない値として値ＭＬが設定される。 - 特許庁 - In an air conditioner ECU 10, adjustment is performed so that a threshold (intermittent allowable water temperature) is lowered according to an increased amount of a heating value of the seat heater 65 based on an operation state of the seat heater 65, in a normal state (no cooperation) in which air conditioning wind is blown to a specified seat and the other seats (ref. Table 1).
エアコンＥＣＵ１０は、特定席および他の座席に対して空調風を吹き出している通常状態（協調無し）では、シートヒータ６５の作動状態に基づいて、シートヒータ６５の発熱量の増加量に応じて閾値（間欠許可水温）を下げるように調整する（表１参照）。 - 特許庁 - A DRAM 10 is provided with a sleep mode in which control of an internal circuit supplying a power source to a memory core including a memory cell and control of refreshing for a memory core are combined to a power down mode, ad refresh-stop mode (Nap mode), and a partial self-refresh mode (S-Ref mode), these modes are selected in a program mode Pro, PE.
ＤＲＡＭ１０は、パワーダウンモードにメモリセルを含むメモリコアに電源を供給する内部回路の制御と、メモリコアに対するリフレッシュの制御を組み合わせた「スリープモード」、「リフレッシュ停止モード（Ｎａｐモード）」、「部分セルフリフレッシュモード（Ｓ−Ｒｅｆモード）」を備え、これらモードをプログラムモードＰｒｏ，ＰＥにおいて選択する。 - 特許庁 - This game machine is provided with a voltage transducer CV receiving an output signal of the token putout sensor 43, transducing the voltage into a predetermined voltage and outputting it, and a comparator CMP comparing the signal of a wire from the token putout sensor 43 with a threshold voltage generated in a reference voltage generator REF and outputting the comparison result.
メダル払出センサ４３の出力信号を受けてこの電圧を予め定められた電圧に変換して出力する電圧変換器ＣＶと、メダル払出センサ４３からの配線の信号を基準電圧発生器ＲＥＦで発生する閾値電圧と比較し、その比較結果を出力するコンパレータＣＭＰとを備える。 - 特許庁 - An FB signal indicative of the power state of a load circuit 15 is fed to the control circuit 19 through a transistor Q2, a rectified voltage V3 on the tertiary winding of the transformer is compared with a reference voltage REF 3 by means of a comparator 20 and the transistor Q2 is controlled by the error signal thereof.
この制御回路１９にはトランジスタＱ２を介して負荷回路１５の電力状態を示しているＦＢ信号が供給されると共に、トランスの３次巻線の整流電圧Ｖ３と基準電圧ＲＥＦ３がコンパレータ２０で比較され、その誤差信号によってトランジスタＱ２が制御される。 - 特許庁 - A polarity monitor unit PDET judges polarity of a voltage of power source input and an output ends, and when the power source input and output ends connected to a power source voltage detecting end REF+ has a positive polarity, a switch SW passes the current flowing from the power source input and output ends to a positive electrode of the secondary battery B through a resistor R.
極性監視部ＰＤＥＴは電源入出力端の電圧の極性を判別し、電源電圧検出端ＲＥＦ＋が接続された方の電源入出力端が正極性であるとき、スイッチＳＷに、この電源入出力端から抵抗器Ｒを介して二次電池Ｂの正極へと流れる電流を通過させる。 - 特許庁 - When determination of the threshold Vth is made, in order to avoid the occurrence of dispersion in determination results of the threshold Vth due to an offset difference between the plurality of sense amplifiers SA_A and SA_B, a reference current REF is set, according to the offset difference between the plurality of sense amplifiers SA_A and SA_B so that determination results of the plurality of sense amplifiers to the same input are matched.
そして、上述の閾値Ｖｔｈ判定を行う際には、複数のセンスアンプＳＡ＿Ａ，ＳＡ＿Ｂ間のオフセット差により閾値Ｖｔｈの判定結果にバラツキが生じることを避けるため、複数のセンスアンプＳＡ＿Ａ，ＳＡ＿Ｂのオフセット差に応じた基準電流ＲＥＦを設定し、同一の入力に対して複数のセンスアンプの判定結果を一致させる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
