「Testing」を含む例文一覧(14405)
＜前へ 1 2 .... 218 219 220 221 222 223 224 225 226 .... 288 289 次へ＞- A piping pattern, conducting to the bump body via the anisotropic conductive rubber plug 13, is formed on an epoxy resin substrate 15 in the inside and is connected to a testing device.
エポキシ樹脂基板１５には、異方導電性ゴムプラグ１３を介してバンプ本体に導通する配線パターンが内部に形成され、配線パターンは試験装置に接続される。 - 特許庁 - To provide a transmission timing variable circuit which adds desired transmission jitters to the transmission timing of a transmitter for testing propriety of reception timing of a receiver in the radio communication.
無線通信における受信機の受信タイミングの適正さを試験するために送信機の送信タイミングに所望の送信ジッタを付加する送信タイミング可変回路の提供。 - 特許庁 - To provide a drop-testing apparatus for an aircraft leg, with which the drop test of a relatively small aircraft leg can be performed with high accuracy, regarding many types by using existing apparatus.
既存装置を利用して相対的に小型の航空機脚を、多くの機種について高精度に落下試験することができる航空機脚落下試験装置を提供する - 特許庁 - To simplify the whole constitution of a device for testing the performance and characteristics of a hydraulic motor extremely and to enable the device to execute the tests in energy saving manner.
油圧モータの性能や特性の試験を行うための装置の全体構成を極めて簡略化し、かつその試験を省エネルギ的に実行できるようにする。 - 特許庁 - A test emulation part 140 operates a device test program 112 to be an object to be debugged under the operating system of a general-purpose computer, and a semiconductor testing apparatus is constituted in a pseudo manner.
テスタエミュレート部１４０は、汎用コンピュータのオペレーティングシステムの下でデバッグ対象となるデバイステストプログラム１１２を動作させ、疑似的に半導体試験装置を構成する。 - 特許庁 - SERVER PROCESS TESTING SYSTEM AND COMPUTER READABLE RECORDING MEDIUM WITH SERVER PROCESS TEST FRAMEWORK RECORDED AND COMPUTER READABLE RECORDING MEDIUM WITH SERVER PROCESS TEST PROGRAM RECORDED
サーバプロセス試験システム、サーバプロセス試験フレームワークを記録したコンピュータ読み取り可能な記録媒体、およびサーバプロセス試験プログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁 - In this testing device for the semiconductor chip 2, the semiconductor chip 2 conveyed by a handler is connected to an IC socket 6 to test electric performance.
本発明にかかる半導体チップ２の試験装置は、ハンドラにより搬送した半導体チップ２をＩＣソケット６に接続して電気的性能の試験を行なうものである。 - 特許庁 - The integrated circuit device for vehicle devices 10 comprises an ignition control circuit 11, a power source voltage control circuit 12, diagnosis control circuit 13 and a testing circuit 14.
車両デバイス用集積回路装置１０は、点火制御回路１１、電源電圧制御回路１２、ダイアグ制御回路１３およびテスト制御回路１４を備えている。 - 特許庁 - To provide a contact substrate for testing semiconductor device for conducting a test of an electronic component to be tested having fine electrode structure, while holding satisfactory electric contact.
微細な電極構造を有する被試験電子部品の試験を良好な電気接触を保持して行うことが可能な半導体装置試験用コンタクト基板を提供する。 - 特許庁 - To provide a semiconductor testing device offering interleaving configuration for connecting devices, reducing the number of signals connecting the devices.
インターリーブ形態で装置間を接続する構成を備える半導体試験装置において、装置間を接続する信号本数を低減可能とする半導体試験装置を提供する。 - 特許庁 - To solve such a problem that when memory macro-cells of various kinds incorporated in a semiconductor integrated circuit are tested and a pause test is performed, it takes a long time to perform testing successively.
半導体集積回路に搭載された多数の様々な種類のメモリマクロセルを検査する場合にポーズテストを行なう時、逐次的に行なうと時間を要してしまう。 - 特許庁 - To provide a probe device, the inspecting method of the probe and the manufacturing method of a semiconductor device, capable of efficiently testing a semiconductor wafer requiring a plurality of temperature guarantees.
複数の温度保証が必要な半導体ウェハを効率良く試験することのできるプローブ装置及びプローブ検査方法、半導体装置の製造方法を提供する。 - 特許庁 - To provide a testing device and a test method of a semiconductor integrated circuit capable of improving operability and convenience of a BOST device, and shortening a test time.
ＢＯＳＴ装置の操作性、利便性を向上すると共に、試験時間を短縮することができる半導体集積回路の試験装置及び試験方法を提供する。 - 特許庁 - To provide a method and a device for testing a digital radio system which do not cause errors in test results, and enable proper maintenance and administration of the digital radio system.
試験結果に誤差が生じることがなくかつデジタル無線システムの適正な維持および管理を図ることができるデジタル無線システム試験方法および装置を提供する。 - 特許庁 - To provide an uniterruptive testing device capable of carrying out an overcurrent circuit breaker functional test for a wiring circuit breaker while the wiring circuit breaker is connected with a main circuit.
配線用遮断器を主回路に接続したまま配線用遮断器の過電流遮断機能試験を実施することができる無停電試験装置を提供する。 - 特許庁 - To provide a semiconductor testing apparatus device capable of enhancing test efficiency by enabling free allocation of logic pins and test pins, and reducing circuit scale.
論理ピンとテスタピンとの自由な割り付けを可能にすることで試験効率を高めることができ、また、回路規模を削減することができる半導体試験装置を提供する。 - 特許庁 - This method for testing mutagenicity using a bacterium is characterized by the step in which a test molding is made be directly contacted with a medium.
細菌を用いた変異原性試験方法において、培地に被検体である成形物を直接接触させる工程を有することを特徴とする変異原性試験方法。 - 特許庁 - METHOD FOR TESTING ENFORCEMENT OF LOGICAL PARTITIONING, COMPUTER-READABLE RECORDING MEDIUM WITH PROGRAM FOR MAKING COMPUTER EXECUTE THE METHOD RECORDED THEREON, AND LOGICAL PARTITIONING TEST SYSTEM
ロジカル・パーティショニングの実施をテストする方法、その方法をコンピュータに実行させるためのプログラムを記録コンピューター可読記録媒体及びロジカル・パーティショニング・テスト・システム - 特許庁 - REAGENT FOR DIAGNOSING ACTIVE TUBERCULOSIS/ACTIVE MYCOBACTERIOSIS, PLATE FIXED WITH REAGENT FOR TESTING, AND METHOD FOR DIAGNOSING THE SAME USING THEM
活動性結核・活動性抗酸菌症診断用試薬、この試薬を固着した検査用プレート並びにこれらを用いた活動性結核・活動性抗酸菌症診断方法 - 特許庁 - The testing circuit BIST includes a variable current source 10, a voltage comparator 11, controllers 12, 16, and a supply circuit 14 for supplying an output current Iout to the internal circuit FLM.
テスト回路ＢＩＳＴは、可変電流源１０、電圧比較器１１、コントローラ１２、１６、出力電流ＩｏｕｔをＦＬＭに供給する供給回路１４を含む。 - 特許庁 - In the case of testing the functions of an IP core 34, test signals are supplied for the IP core 34 via a selector 42, and its output signals are transferred to the signal checker 45.
ＩＰコア３４の機能試験を行う場合には、試験信号をセレクタ４２を介してＩＰコア３４に供給し、その出力信号を信号チェック器４５に転送する。 - 特許庁 - This sort of testing device 10 can apply stress to the semiconductor device X stably and can easily confirm the semiconductor device X to which stress has been applied.
このような試験装置１０では、半導体装置Ｘに安定して応力を加えることができ、応力が加えられた半導体装置Ｘを容易に確認できる。 - 特許庁 - It incorporates a testing auxiliary circuit RE and changes the contacts 40-99 to change the connection of the outer connection terminals and the input/output terminals of the gate array 11.
試験用補助回路ＲＥを組み込み、コンタクト４０〜９９の変更により外部接続端子とゲート・アレイ部１１の入出力端子との接続を変更する。 - 特許庁 - To develop an evaluation apparatus for displaying a heat insulating paint film, for testing rapidly at any location and so that the consumer can easily understand intuitively.
試験用遮熱塗膜を、いかなる場所においても迅速に、かつ需要者に対して直感的に判り易く展示することができる評価装置を開発すること。 - 特許庁 - To provide a method for stably directing and converting phospholipid into a solid phase, and a base material for testing anti phospholipid antigen which is excellent in reproducibility and accuracy by using the method.
リン脂質を安定に配向固相化させる方法、及びその方法を利用し、再現性、精度に優れた抗リン脂質抗体検査用基材を提供する。 - 特許庁 - To provide a resin composition having favorable adhesiveness with a conductor layer even after an accelerated environmental testing as a resin forming an insulating layer of a multilayer printed wiring board.
多層プリント配線板の絶縁層を形成する樹脂として、加速環境試験後でも導体層との密着性が良好な樹脂組成物を提供すること。 - 特許庁 - Even when the obtained absorptive multilayer film ND is left in an environmental testing machine under the temperature of 80°C and humidity of 90% for 24 hours, no crack occurs in the absorptive multilayer film.
得られた吸収型多層膜ＮＤフィルターは、温度８０℃、湿度９０％の環境試験機に２４時間放置しても、吸収型多層膜にヒビ割れが発生しない。 - 特許庁 - To prevent contamination due to dust and lead terminals from being bent, when housed by testing semiconductor devices, as it is, in a tray with a lid for semiconductor devices.
蓋付きの半導体装置収納用トレイに収納したまま半導体装置のテストを行なうことで、塵埃による汚染及び収納時のリード端子の湾曲を防止する。 - 特許庁 - To provide a device used for testing acaricides exterminating mites, such as Varroa jacobsoni being an ectoparasite of honeybees, and a mite extermination member applied with the acaricides to be examined.
ミツバチの外部寄生害虫であるミツバチヘギイタダニ等のダニを駆除する駆除剤の試験に用いる装置及び試験される駆除剤を塗布するダニ駆除部材を提供する。 - 特許庁 - To reduce consumption power by reducing the number of uses and thereby lessening the circuit scale as a whole, when a timing pulse generator is applied to an apparatus for testing semiconductors.
半導体試験装置に適用した場合に、その使用個数を減少でき、これにより全体の回路規模を小さくでき、しかも消費電力の低減化を図ること。 - 特許庁 - A facility central station 12 executes the testing processing of the IG server 10 by receiving the processing result of the IG server 10 corresponding to the simulation processing of the simulation terminal 20.
施設中央局１２は、模擬端末２０の模擬処理に応じたＩＧサーバ１０の処理結果を受信することで、ＩＧサーバ１０の試験処理を実行する。 - 特許庁 - METHOD FOR TESTING NEOPLASTIC LESION OR PRENEOPLASTIC LESION OF LIVER IN MAMMAL EXCEPT HUMAN BY MEASURING EXPRESSION LEVEL OF GENE OF CARBONIC ANHYDRASE ENZYME II
ヒトを除く哺乳動物における肝臓腫瘍性病変又は前腫瘍性病変の炭酸脱水素酵素ＩＩの遺伝子の発現レベル測定による検定方法 - 特許庁 - To shorten a test time and to reduce waste of water and pressurization gas and further to improve responsiveness of a pressure fluctuation in a method for detecting and testing the membrane damage of a filtration membrane.
ろ過膜の膜損傷検知試験方法において、試験時間を短縮し、かつ水や加圧気体の浪費を低減し、さらに圧力変動の応答性を向上する。 - 特許庁 - The wiring patterns 9a, 9b connected to the respective substrate electrodes 7 are connected to a testing device via the terminals 11 to be used as a sensing line and a force line.
各基板電極７に接続されている配線パターン９ａ，９ｂは端子１１を介して試験装置に接続されてセンスラインとフォースラインとして用いられる。 - 特許庁 - A testing device 900 tests a communication control apparatus 10 that functions as a network address and port translating apparatus for translating a network address and a port number of a communication device.
試験装置９００は、通信装置のネットワークアドレス及びポート番号を変換するネットワークアドレスポート変換装置として機能する通信制御装置１０を試験する。 - 特許庁 - In this testing system, a semiconductor package 1, having an electrode surface formed by arranging an electrode on one surface and the flat back facing the electrode surface is tested.
本発明にかかるテストシステムは、一面に電極が配置された電極面を有し、当該電極面に対向する背面が平坦である半導体パッケージ１をテストする。 - 特許庁 - The test system for testing a semiconductor package 1, having an electrode face arranged with electrodes over the whole surface, and its opposite back face, is flat.
本発明にかかるテストシステムは、一面に電極が配置された電極面を有し、電極面に対向する背面が平坦である半導体パッケージ１のテストシステムに関する。 - 特許庁 - To provide a semiconductor device which can have its functions tested only by an inexpensive test device without specially using an expensive high- speed digitizer and its testing method.
高価な高速デジタイザーを別途使用することなく、安価なテスト装置のみで機能テストを行うことができる半導体装置およびそのテスト方法を提供する。 - 特許庁 - This surge tester 100 is for performing a surge test on a testing object correspondingly to an input signal input from an impressed waveform generator 11 generating an impressed waveform.
サージ試験装置１００は、印加波形を発生する印加波形発生器１１から入力される入力信号に応じて被試験対象のサージ試験を行う。 - 特許庁 - A plurality of probe needles 7 integrally supported corresponding to terminals of a liquid crystal display panel 15 are correctly brought in touch with the terminals, thereby testing the terminals in this prober.
液晶表示パネル１５の端子２２，２３に対応して複数本を一体的に支持されたプローブ針７を前記端子に正確に接触させて試験を行うプローバである。 - 特許庁 - To provide a test piece extensometer capable of enabling a test piece extensometer to automatically separate from a test piece after breakdown test and elastic modulus test in a material testing machine.
材料試験機における耐力試験、弾性率試験が終了した後、試験片伸び計が試験片から自動的に離脱することができる試験片伸び計を提供する。 - 特許庁 - A test simulate part operates a device test program 112 to be debugged under the operating system of a general computer, and constitutes a pseudo semiconductor testing device.
テスタシミュレート部は、汎用コンピュータのオペレーティングシステムの下でデバッグ対象となるデバイステストプログラム１１２を動作させ、疑似的に半導体試験装置を構成するものである。 - 特許庁 - Thereafter, design data regarding a newly designed semiconductor device is received along with data describing the tester and testing algorithms to be used to test the semiconductor device.
その後、新しく設計した半導体デバイスに関する設計データを、半導体デバイスをテストするために使用するテスタおよびテスト用アルゴリズムを説明するデータとともに、受け取る。 - 特許庁 - This threshold value testing circuit provided for a threshold value voltage of an I/O circuit in the semiconductor device is provided with a sampling/holding circuit and a sampling control circuit.
半導体装置においてＩ／Ｏ回路の閾値電圧の試験用に設けられる閾値試験回路は、サンプル／ホールド回路およびサンプリング制御回路を備えて構成される。 - 特許庁 - A testing device 900 tests a communication control device 10 which functions as a file access control device that controls access to the file stored in a file server.
試験装置９００は、ファイルサーバに格納されたファイルに対するアクセスを制御するファイルアクセス制御装置として機能する通信制御装置１０を試験する。 - 特許庁 - To provide a system and method for testing electrification, capable of evaluating the temperature dependence of electrification characteristic and capable of performing the measurement of exposure and potential.
帯電特性の温度依存性を評価することができ、また、露光と電位測定とを同時に行うことができる帯電試験システムおよび帯電試験方法を提供する。 - 特許庁 - To provide an inexpensive elution testing device used for immersing a solid preparation in a test solution to measure the elution degree of a preparation component and simple in constitution.
試験液中に固形製剤を浸漬させて製剤成分の溶出程度を測定するために用いられ構成が簡易で廉価な溶出試験装置を提供する。 - 特許庁 - To provide a semiconductor testing device which easily inputs into a semiconductor device, test information necessary for an operation test of the semiconductor device to be tested.
被試験デバイスである半導体装置の動作テストに必要なテスト情報を、容易に半導体装置に入力することのできる、半導体テスト装置を提供する。 - 特許庁 - A visually-inspected parts specifying drawing preparing section 12 for each testing machine prepares the layout drawing of the printed circuit board based on circuit design data 1B and a parts information database 4.
試験機別目視検査部品指定図作成部１２において、回路設計データ１Ｂと部品情報データベース４に基づいてプリント回路板のレイアウト図が作成される。 - 特許庁 - To provide a socket for a semiconductor integrated circuit in which appropriate contact pressure is applied to all external terminals of a semiconductor package when testing the semiconductor integrated circuit.
半導体集積回路の試験時、半導体パッケージの全ての外部端子に適切な接触圧力が加わる半導体集積回路用ソケットを提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
